近期，一份名为「CoWoP」（Chip-on-Wafer-on-Platform PCB）的技术蓝图在半导体和PCB业界引发高度关注。据供应链业者透露，这一技术是现有CoWoS封装技术的演进版本，预计将在2026年10月应用于NVIDIA的GR150（Rubin）平台。
据供应链消息，CoWoP的核心特点在于「减去封装基板」，即将芯片与中介层组合后直接安装在强化设计的主机板上，跳过传统的封装基板与BGA步骤。这一技术不仅能缩短信号路径，还对信号完整性、电源完整性及散热效能带来显著提升。然而，其技术难度极高，需要主机板承担更高精度的信号与电源布线功能。
NVIDIA计划通过CoWoP技术，将性能瓶颈从芯片制程转移至封装与系统级互连，从而建立新的技术护城河。据分析，CoWoP可能带来七大改变，包括信号完整性提升、电源调节器更靠近GPU、散热效能优化、降低PCB热膨胀系数、改善电迁移问题、降低ASIC成本以及支持更灵活的芯片模块整合方式。
然而，CoWoP技术的推进仍面临诸多挑战。首先，主机板技术门槛大幅提高，需具备封装等级的布线密度和平整度。其次，返修与良率问题显著，GPU裸晶直接焊接主机板导致失败即报废。此外，系统协同设计复杂性和技术转移成本也是重要障碍。
据DIGITIMES Research初步分析，GB100、GR150等内部测试平台已开始用于先进封装技术的研发讨论。虽然这些工程测试品未必会商品化，但NVIDIA与台积电等供应链的合作表明，先进封装技术的进化仍在持续推进。
预计到2025年9月，台积电、NVIDIA将与日月光集团旗下的矽品、PCB及设备供应链进一步讨论450mmx450mm尺寸的可行性设计。这一技术的成熟或将为主机板转变为芯片的「最后一层封装」奠定基础，同时巩固NVIDIA在AI硬件平台定义权上的主导地位。
