据业界消息，台积电近期推出了一项非晶圆级（non-wafer form）先进封装技术，暂命名为CoPoS（Chip-on-Panel-on Substrate）。该技术采用将芯片直接封装至玻璃基板上的解决方案，旨在实现更大封装尺寸，同时提升多芯片异质整合性能，满足客户复杂芯片设计需求。
随着全球CoWoS先进封装产能逐渐紧张，AI应用的高性能计算（HPC）芯片尺寸持续扩大，面板级封装（PLP）技术凭借低成本优势开始崭露头角。据供应链分析，台积电选定310mm×310mm规格，既能沿用现有设备，也能快速衔接CoWoS制程与下一代封装技术。然而，当前玻璃面板的翘曲问题仍是CoPoS技术量产良率提升的主要瓶颈。
意法半导体（STMicroelectronics）近期也被传出正在洽购相关设备，为其法国图尔（Tours）厂新增面板级封装业务。该厂未来将聚焦氮化镓（GaN）技术中心的磊晶制程，同时布局小芯片（Chiplet）技术，为复杂半导体应用提供支持。
供应链消息透露，台积电计划在2026年第二季度于旗下采钰龙潭厂建立实验线（mini line），预计2027年完成技术开发，并于2028年开始向亚智（Manz）、志圣、弘塑等设备厂商大规模采购量产设备。2029年，该技术将在嘉义先进封装AP7厂正式进入量产阶段。未来，CoPoS技术有望整合矽光子等趋势技术，进一步拓展AI服务器高端运算芯片市场。潜在客户包括NVIDIA、AMD和博通（Broadcom）等。
业界认为，尽管CoPoS技术的实际落地进展略晚于预期，但市场对其成本效益和应用前景仍十分看好。随着产业龙头台积电的技术蓝图逐步明确，封装设备供应链也迎来“大厂带小厂”的连锁效应，为相关厂商提供了广阔成长空间。
