据外媒Tom's hardware报道，华为近期申请了一项“四芯片”（quad-chiplet）封装设计专利，可能应用于下一代AI加速器升腾910D（Ascend 910D）。这一设计通过先进封装技术将四个计算芯片集成在一起，与英伟达（NVIDIA）Rubin Ultra架构类似，有望显著提升单个芯片封装的整体性能。
专利内容显示，四颗芯片通过类似“桥接”技术（如台积电CoWoS-L或英特尔EMIB搭配Foveros 3D）实现连接，而非单纯依赖硅中介层。此外，为满足AI训练处理器的需求，该设计还搭配了多组高带宽存储器（HBM），并通过中介层实现互连。
尽管专利文件未明确指出这一设计与升腾910D的直接关联，但业界普遍猜测其可能用于该芯片。上一代升腾910C是通过将两颗升腾910B封装实现的，而升腾910D可能进一步升级为四芯片组设计。据估算，升腾910B单芯片面积约为665平方毫米，四芯片组的升腾910D总芯片面积将达2,660平方毫米。如果每颗升腾910B配备四颗HBM内存，则四组共16颗HBM将占用约1,366平方毫米，整个封装的硅片面积至少需要4,020平方毫米。
外媒分析称，尽管中芯国际和华为在先进制程方面相对落后，但在先进封装技术上可能已达到与台积电相当的水平。通过较旧制程制造多芯粒处理器，并利用先进封装技术整合提升性能，中国厂商有望缩小与先进制程芯片的差距。目前，台积电光罩的极限尺寸约为858平方毫米，而升腾910D的设计相当于需要五个EUV光罩尺寸。
