模拟CMOS集成电路仿真设计基础(2):共漏跟随器

共漏跟随器的特性仿真

下图是最基础的共漏射随器，

一、gmb、gmb、gmb/gm与Vsb

在Vgs=1.2v、Vds=2.8v不变时，扫描背栅-VB电压0--2v,得如下曲线：可见随VB电压越负

1. gm、gmb、gmb/gm都在减小

2. gmb/gm比值从0.26减小到0.115，与前述的典型比值0.25吻合

3. 根据前述gmb公式，可见VB越负，VSB越大，gmb/gm比值越小，也是吻合的

4. 那么为什么gm也在减小？因为在其他参数不变的情况下，VB越负，反型层下的耗近层越厚，沟道相对变薄，耗近层电荷越多，因而反型层电荷越小，造成反型层沟道的导电能力下降，源漏电流下降，简单说就是VB电压不同，会引起反型层和耗近层的电荷分配比例变化。在VGS不变时，VB越负，源漏电流越小，自然gm也下降了

5. 虽然gm、gmb都在下降，但是gmb下降更快，因而gmb/gm也在下降

二、共漏跟随器

如前所述

其

如果gmb/gm取0.25，则放大倍数最大约为0.8，下面我们实际模型仿真看看：

上图跟随器的Rs=20k,其输出Av为：

低频时Av为0.758，高频时逐渐增加到0.82，符合我们的预期，问题是为啥出现一个响应抬升？抬升频率大约开始于2M附加？主要是Cgs电容会在高频时引入零点，导致输出在0.1倍零点频率时开始抬升输出信号，

考虑Cgs电容时，系统传递函数会引入零极点：

可见系统零点约等于单位增益带宽ft,我们知道在画幅频特性曲线时，一般可以认为一个零极点频率的0.1倍频率处，其开始明显影响曲线变化，现在2M时曲线开始变化，是不是意味着此零点在20M附近，即ft约等于20M?我们可以仿真看看：如下图所示，此时晶体管的ft是19.177M赫兹，符合预期。至于为啥如此低，主要是因为W、L和晶体管的工作电流设置原因。

三、以上是小信号交流情况，大信号时不同的VB有啥影响？

上图是扫描电路，下图为扫描参数：

如上扫描：VGS=1.5v--2.4v,VB=-2v --- 0v,按前述Av计算增益，得如下图：

1. 相同VGS下，VB越负，Av越大，如前分析gm、gmb、gmb/gm可见，VB越负,gmb/gm越小，因而Av变大

2. 在VB不变时，射随器的Av在大信号输入时并不是随VGS线性变换的，为了计算简单，忽略体效应，则

可见Vgs与VGS不是线性比例关系，自然Vout=VGS-Vgs也不是线性的关系。

我们可以看看其输入正弦波时的时域响应：

输入一个直流偏置2.2v,500mv幅度的1khz正弦波，

运行分析100ms,得时域波形如下：

是否有失真，时域波形比较难分辨，我们对其做8192点的FFT,结果如下：

得结果如下，可见直流、基波之外，还有比较明显的2次、3次谐波，其中2次谐波比基波小40db：

如果将直流偏置略微下降到1.8V,将交流信号幅度增加到800mv,其中2次谐波比基波小29db，说明大信号输入时，因为Av特性曲线的弯曲，会产生明显失真，即简单的nmos射随器，由于mos器件的严重非线性，其射随器输出并不能很好地线性跟随输入。