蒋尚义：Chiplet是主要潮流，CoWoS可突破瓶颈

来源:半导体行业观察发布时间:2023-08-081789浏览

来源：内容来自中央社，谢谢。

鸿海半导体策略长蒋尚义今天表示，集成芯粒（integrated chiplets）将是后摩尔时代的主要科技潮流之一，台积电推出的CoWoS先进封装技术，突破半导体先进制程技术的瓶颈。

鸿海转投资的夏普（Sharp）今天在东京举行半导体科技日活动，下午举行3场讲座活动，其中蒋尚义针对从集成芯粒到集成芯粒（From Integrated Circuitsto Integrated Chiplets）为题发表演讲。

观察半导体先进制程进展，蒋尚义指出，当半导体制程进入2纳米阶段，已经接近摩尔定律的物理极限，使用4纳米以下的半导体先进技术节点，成本非常高昂，开发4纳米以下先进制程需要20亿美元的研发资金，要销售超过100亿美元金额规模的产品，才有机会回本。

蒋尚义指出，电子产品高度依赖先进芯片制程技术，物联网（IoT）和人工智能物联网（AIoT）时代带动电子产品应用多元化，既有半导体生态系无法因应多元化且需弹性设计的物联网和人工智能物联网应用。

他指出，过去半导体技术进展，把多颗芯片整合成系统单芯片（SoC）视为趋势，在IoT和AIoT时代，半导体技术趋势朝向把单芯片功能客制化，分割成不同功能的芯粒（ chiplet），因应多元化功能设计需求。

他指出，从系统设计来看，各种硬件功能可以分割成芯粒，各种芯粒可透过不同的IC技术节点制造，甚至使用非硅材料因应低成本和效能需求，各种芯粒可进一步整合满足客制化的系统功能。

蒋尚义表示，集成芯粒将是后摩尔时代（postMoore's Era）的主要科技潮流之一，台积电推出的CoWoS（Chip on Wafer on Substrate）先进封装技术，突破半导体先进制程技术的瓶颈。

蒋尚义指出，异构整合（heterogeneous Integration）的芯粒技术，可将多样化的芯粒整合在一个平台，强化系统效能和降低功耗，并透过先进封装，各种芯粒可密集联系，达到整体系统效能。

他表示，集成芯粒的模组化设计趋势，可提供更具弹性、设计规模以及革新能力，让半导体设计客制化更简单而便宜，让不同的材料和不同世代技术，透过异质整合达到更好的效能并降低成本。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3487期内容，欢迎关注。

全部评论