初创公司帮助 RISC-V 重塑计算机架构

来源:半导体产业纵横发布时间:2023-07-243381浏览

本文由半导体产业纵横（ID：ICVIEWS）编译自eetimes

RISC-V 已成为一种改变游戏规则的开放标准 ISA。

RISC-V 指令集架构 (ISA) 是不断发展的计算机架构领域中最引人注目的竞争者之一。由于其模块化性，RISC-V 比 ARM 和 x86 ISA 提供了更多的灵活性和定制可能性，并且不需要许可费用。开放标准 ISA于 2010 年作为加州大学伯克利分校并行计算实验室 (Par Lab) 的一部分启动，目前已用于市场上超过 100 亿个 CPU 内核，并继续保持积极增长的势头。RISC-V 吸引研究人员、开发人员和行业领导者关注的主要因素是其简单性、模块化和开放性。RISC-V是第五代精简指令集计算机 ISA。RISC-V 的核心采用加载存储架构，其中数据从内存加载到寄存器中，使用算术和逻辑指令进行操作，然后返回内存中。它具有固定长度指令格式，具有各种基本整数指令，以及用于浮点运算、向量处理、加密和其他任务的可选指令扩展。ISA 被组织成多个特权级别，允许在系统的不同级别安全、高效地执行软件。RISC-V 的模块化使 ISA 具有高度可定制性并可适应各种计算要求，使设计人员能够仅选择和合并实现其解决方案所需的指令。其开放性和灵活地设计使其在计算机体系结构领域的研究、开发和创新中广受欢迎。RISC-V 将遵循与 Linux 相同的道路，Linux 的开发社区多年来做出了贡献，扩大了开放标准操作系统的功能和市场。同样，RISC-V 生态系统中的开发人员正在共同努力创建 ISA 和非 ISA 规范，以利用 RISC-V 提供的优势。许多公司已经开始开发基于 RISC-V 的产品，并瞄准从模拟知识产权 (IP) 和形式验证到 GPU 矢量核心的用例。

用于高性能计算的基于 RISC-V 的可定制矢量内核Semidynamics 就是这样的公司之一，它是一家位于西班牙巴塞罗那的初创公司，一直在利用矢量核心突破矢量处理的界限。RISC-V 的独特功能之一是它能够提供高水平的定制，特别是对于向量单元。Semidynamics 联合创始人兼首席执行官 Roger Espasa 提到了 RISC-V 对可变向量长度的支持，并表示该公司充分利用了这种灵活性，推出了 RISC-V 市场上最大的向量单元，数据路径长度可扩展至 2,048 位。埃斯帕萨表示，该公司还可以根据客户的要求实施新的指令。“这种可扩展性赋予我们的客户力量，使他们能够根据自己的特定需求塑造 ISA，”他说。Espasa 表示，基于 RISC-V 的 GPU 内核有可能成为现有 GPU（由多个 CUDA 内核组成）的有力替代品。向量单元由多个向量核心组成，直接连接到功能齐全的 RISC-V 核心。“与 GPU 相比，这种直接连接使得向量单元的编程变得超级简单，”他说。虽然有竞争力的 RISC-V 解决方案需要的矢量核心数量与传统 GPU 中的 CUDA 核心数量相似，但“基于 RISC-V 的矢量单元提供的更高的灵活性和可编程性……可能会带来我们今天无法想象的新软件创意，”他补充道。

Semidynamics 的矢量单元布局（来源：Semidynamics）为了解决电源效率问题，Espasa 概述了 Semidynamics 的架构方法。通过将向量寄存器位与单元中向量核心数量之间的 2×、4× 和 8× 比率结合起来，能效显著提高。这是通过利用连续时钟的矢量单元并在这些周期内门控其余管道来实现的。“在英特尔的 AVX-512 中，您需要八倍相同的指令才能完成我们 4,096 位向量指令的工作，”Espasa 说。“这意味着您在英特尔上需要获取、解码、重命名、发出和退出的指令数量是我们解决方案的八倍。这就是节能的来源。”为了帮助开发人员最大限度地发挥 RISC-V 矢量核心的潜力，Semidynamics 提供了对标准 Linux 和 GNU 软件堆栈的支持。该公司表示，它确保与 GCC 和 LLVM 编译器的兼容性，以实现其硬件与现有软件生态系统的无缝集成。在提供一些性能优化的同时，Semidynamics 还旨在消除对定制/供应商锁定软件的需求，让希望保护其软件投资并确保未来迁移可能性的客户高枕无忧。Semidynamics 向量单元增强 RISC-V 内核数据处理能力是其显著特点之一。单个向量加载指令可以请求多个缓存行，从而显著减少标量机中所需的加载数量。Espasa 表示，借助 LMUL=8 功能，单个向量加载指令可以请求 64 个缓存行。“向量单元能够向内存系统发出如此多的请求，从而提高了通用 RISC-V 内核的数据处理能力。”Semidynamics 的矢量核心通过高性能、跨矢量核心网络得到增强，该网络促进了矢量核心之间的无缝连接。该网络在执行某些指令（例如 VRGATHER、VSLIDEUP/DOWN、VCOMPRESS 和 VEXPAND）方面发挥着至关重要的作用，使开发人员能够轻松编写复杂的算法，尤其是在矢量模式下。

正式验证应用程序可帮助开发无错误的 RISC-V 内核随着公司在其产品中采用 RISC-V，一项挑战是确保其核心没有错误。公司需要在测试上投入更多资金，并确保解决所有可能的边界情况，这可能是一项乏味的任务。一种经过验证的方法是使用形式验证，这是一种从数学上证明硬件设计中不存在错误的详尽方法。总部位于伦敦的形式化验证解决方案提供商 Axiomise 表示，其专门为 RISC-V 处理器开发的formalISA 应用程序彻底改变了架构和微架构验证的过程。其首席执行官 Ashish Darbari 阐述了形式验证的好处以及据称正规 ISA 应用程序如何改变芯片开发流程。该应用程序采用了一套架构属性，包括断言和覆盖，这些属性针对 Cadence、Mentor 和 Synopsys 等领先供应商的任何正式验证工具运行。架构属性在运行时进行定制，以探测 RISC-V 实现的架构信号，确保符合 RISC-V ISA。Darbari 表示，通过利用官方 RISC-V 开放标准规范，该应用程序提供了所有必要的架构证明，以使用正式方法验证实施。“RISC-V 的正式 ISA 应用程序是由 Axiomise 的形式验证从业者设计的，”他说。这些专业人员“在一线工作了二十年，通过形式验证来验证半导体设计，因此他们了解正式测试平台的性能、效率和质量方面以及自动化的需求。

Axiomise 对 RISC-V 处理器设计的形式验证（来源：Axiomise）formalISA 应用程序的一个独特之处是它专注于架构验证，这有助于识别可能引入错误的微架构工件和优化。Darbari 指出，功耗、性能和面积 (PPA) 优化是错误的常见来源，而应用程序的断言/覆盖失败功能突出了这些问题。Darbari 表示：“目前还没有其他正式的验证解决方案可用于 RISC-V，它与供应商无关，可以提供详尽的证明，发现极端情况错误，进行智能调试，并提供覆盖和报告。” 首席执行官表示，这些功能加上与任何形式验证工具配合使用的能力，使formalISA应用程序成为RISC-V处理器形式验证领域的游戏规则改变者。当被问及公司在 RISC-V 方面的经验时，Darbari 表示：“我们喜欢 RISC-V，因为它开源、简单且可扩展，并且有丰富的生态系统。” 他表示，formalISA 应用程序发现了处理器中的死锁、功能安全和安全问题，包括 ibex、零风险、CV32E40P 和 WARP-V 实现。Axiomise 表示，它已经与一些重要参与者合作，包括 AMD、Pulp Platform 团队和 OpenHW Group。展望未来，该公司计划增强formalISA应用程序，包括对RISC-V指令的测试平台扩展以及调试、覆盖和报告功能的进一步改进。

适用于 RISC-V 子系统的可定制模拟 IPAgile Analog 是一家总部位于英国剑桥的初创公司，专注于模拟 IP，目前提供专为 RISC-V 系统设计的模拟子系统。“我们的口号是，‘按照您想要的方式提供模拟 IP。’ 我们提供可根据客户的具体要求进行定制的模拟 IP，”Agile Analog 营销总监 Chris Morrison 说道。Morrison 强调了将模拟 IP 集成到系统中的挑战，并表示 Agile Analog 旨在简化客户的流程。他表示，通过组合各种模拟 IP 元素并将其封装在数字接口中，Agile Analog 可确保无缝集成而不会产生干扰，使客户能够将模拟模块视为数字组件。

Agile Analog 用于 RISC-V 子系统的电源管理单元（来源：Agile Analog）RISC-V 作为开放标准 ISA 的日益普及激发了 Agile Analog 对开发 RISC-V 子系统的兴趣。Morrison 强调了 RISC-V 系统中模拟接口对于设置电压、测量电流和利用传感器等任务的重要性。该公司的 RISC-V 子系统提供可定制的模拟 IP，帮助客户满足这些需求。Agile Analog的模拟IP产品可以进行广泛修改，允许客户微调精度、分辨率和单元数量等参数。“这种级别的定制使 Agile Analog 与其他模拟 IP 提供商区分开来，并使我们更有能力提供符合特定功率、性能和预算限制的最佳解决方案，”Morrison 说。将模拟电路集成到 SoC 设计中时，数字芯片设计人员面临着多项挑战。找到优秀的模拟工程师既困难又昂贵，并且需要混合信号和仿真工具的额外专业知识。Morrison 表示，Agile Analog 的 RISC-V 模拟 IP 子系统通过简化模拟集成和降低成本来缓解这些挑战。“这一切都是为了让模拟集成变得简单。我们完成了所有艰苦的工作并处理了前面提到的问题，然后数字设计人员就可以像集成数字模块一样集成模拟 IP。” 他补充说，Agile Analog 的验证过程确保了模拟数字交互的可靠性，为设计人员提供了信心。当被问及目标市场时，Morrison 表示：“最初的 RISC-V 子系统主要针对物联网和电池供电的嵌入式应用而设计。它功耗低，具有可穿戴设备、耳机或任何电池供电的便携式设备所需的功能。” 展望未来，该公司计划开发子系统来解决内置测试、先进电源管理和更复杂的工艺、电压和温度 (PVT) 传感问题。

RISC-V 在计算领域的未来RISC-V 已成为一种改变游戏规则的开放标准 ISA，彻底改变了芯片设计领域并开启了创新的新时代。其灵活性和可扩展性吸引了从初创公司到行业巨头的众多公司，他们正在利用该架构的能力来创建跨各个领域的多样化应用程序。行业专家分享的观点强调了 RISC-V 的重要性、其定制潜力以及模拟 IP 子系统在简化集成挑战方面的作用。随着 RISC-V 不断发展并获得动力，我们可以期待更多突破性的发展，推动下一波技术进步并塑造计算的未来。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。