行芯科技贺青：面对来自设计侧和制造侧挑战，行芯科技在起到“桥梁”作用

图：行芯科技董事长兼总经理贺青

2023年7月13-14日，第三届中国集成电路设计创新大会暨IC应用博览会（ICDIA 2023）在无锡太湖国际博览中心召开。

会上行芯科技董事长兼总经理贺青称，2022年，整个本土EDA行业发生了突飞猛进发展，这是过去几年积累到爆发的结果。面对来自设计侧和制造侧遇到的挑战，行芯科技起到“桥梁”作用。

EDA行业市场培育是痛点。厂商开发EDA产品交给客户使用，客户发现产品的不足，厂商针对问题对软件进行升级和迭代。

即使国内厂商做出一款跟国外成熟工具功能一模一样的产品，客户也是很难接受。数据显示，当下28nm制程SoC芯片设计成本为5130万美元，制程上升至7nm后的设计成本高达2.98亿美元，5nm芯片的设计成本更是跃升至5.42亿美元。几次流片的失败就可能会让一家芯片设计初创公司倒闭，高昂的IC设计成本和流片成本使得EDA的可靠性愈发重要。

要把所有问题拦截在流片之前，EDA软件可靠性至关重要。即使本土EDA厂商拥有优秀的技术团队、EDA工具可靠稳定并且提供有竞争力的授权费用，想要在短时间内说服设计公司完全打消疑虑并尝试使用本土EDA工具充满挑战。

EDA行业发生两个层面的变化

贺青先生表示，Fabless对本土EDA软件接受度低的现象在2022年有极大的改善，EDA软件国产替代由过去的“量变”引发“质变”。2022年，整个中国国产EDA发生了突飞猛进变化，具体体现在两个层面：设计侧、制造侧。

设计侧，头部设计公司现在全面对国产EDA进行验证，部分设计公司已经初步完成了国产EDA链条全覆盖，实现了工具国产化。行芯科技在这里面扮演着迁合的关键环节——从参数提取，到功耗、电压降、电迁移，现在都已经完成了相应准备工作。

在制造侧，国内晶圆厂开始接受国产EDA厂商的软件产品，特别是行芯科技EDA产品在国内主流晶圆厂的多个工艺节点完成导入，这是非常重要的标志性事件。

贺青先生补充，当下我国本土EDA厂商大概126家，想必这个数据的增长还会增加，虽说未来增速可能会下降，总量会持续提升，EDA行业已经从“春秋”走向“战国”时代。

EDA厂商面临挑战

贺青先生在设计侧和制造侧剖析EDA厂商面临的挑战。

实现芯片的低能耗、高性能，使其工作的能耗更多转化为可用的算力，是践行低碳的首要原则，芯片面临功耗、性能、面积、成本的极致挑战。另外在设计验证的数据量上面，由于参数量大幅度提升，在后仿真的阶段往往遇到的情况就是数据量极大，需要的时间极其长。

贺青先生称，先进节点下，工艺模型数据量暴增，RC寄生效应持续恶化，导致芯片性能下降，给设计侧带来了悲观预期。解决方案之一是先进封装。先进算力芯片通过采用2.5D或3D封装来提升带宽和性能，但也引入了新的挑战。多种工艺和多种架构混合，电、热、磁、力等多物理场耦合，同时EDA带来的多维度、大尺度，海量数据同时出现，这给EDA的工具也带来了很大的挑战。

贺青先生补充，制造侧遇到的挑战也是极大的，先进工艺的良率挑战一直存在。原因之一是器件结构的日趋复杂，给EDA工具和算力都带来了很大的挑战。一方面是成本不断地攀升，一方面是良率不断地下降。

设计侧和制造侧的问题，都给EDA公司带来了新挑战，所以现在从EDA公司的角度，在设计和工艺两手抓新时代的EDA解决方案，行芯正在努力去解决。

应对挑战，行芯科技起到“桥梁”作用

面对来自设计侧和制造侧挑战，行芯科技在起到“桥梁”作用。

行芯科技目前聚焦在硅精度签核工具链。贺青先生称，在设计侧，让芯片更有序的工作，让所有芯片设计指标能够在同一时间达到相应目标的要求，这是行芯科技目前做到的很重要的工作。同时在制造侧也想方设法帮助制造端企业实现更好的良率，通过两者的结合，我们构建的这座桥梁就是要让整个芯片端的设计流程到制造，实现更好的有序化的发展。

贺青先表示，桥梁组件当中最重要最基础就是桥墩，在这里就是GloryEX寄生参数抽取，它是一个全芯片的RC寄生参数提取工具，是后端signoff流程中的基础性工具，我们在过程当中构建起了扎实的桥墩。

贺青先生分析，有了“桥墩”之后，就构建桥梁的道路，其中行芯科技一个产品就称之为GloryBolt。以大算力芯片为例，它们在同一时间以很高的频率同时工作，给高性能的供电侧带来了很大的压力，给电迁移也带来影响，这是EDA行业遇到的瓶颈，GloryBolt就是聚焦解决电迁移、电压降等问题。

贺青先生补充，在3DIC应用场景，行芯也推出了两款工具：PhyBolt和GloryPI，分别提供Thermal和Power解决方案，解决芯片3D堆叠带来的散热、功耗问题，目前已应用于某AI算力芯片上。