超微推新款Versal FPGA 望协助加快芯片设计流程

超微（AMD）发表Versal现场可程序化逻辑闸阵列（FPGA）系列新产品Versal Premium VP1902，号称是全球最大型的自适应系统单芯片（SoC），面积77x77平方毫米，配置1,850万个逻辑单元，希望协助芯片企业客户加速芯片设计流程。

综合Fierce Electronics与The Register报导，超微Versal产品线高端产品经理Rob Bauer指出，随着半导体业界逐渐转向采用诸如2.5D与3D小芯片（Chiplet）架构等先进封装技术，芯片设计流程只会变得更加复杂；芯片设计业者表示，「不再是针对单一裸芯片进行验证与软件开发，而是针对配置多颗裸芯片、采小芯片架构的装置」。

而这些问题，就是Versal Premium VP1902准备大显身手之处。Bauer指出，在新芯片产品进入设计定案（Tape-out）阶段之前，若能够加速验证流程，或是进行更多更充足的验证，就可以降低出错乃至于必须重新设计的风险。

透过FPGA创造出一个芯片的数码分身（Digital twin），并进行模拟（Emulation）与原型设计（Prototyping），便可以加速芯片验证流程，帮助开发人员在整体芯片设计周期当中，将软件开发与其他程序大大提前，远早于芯片设计定案阶段。

在VP1902的设计上，超微与诸如益华电脑（Cadence）、西门子（Siemens）与新思科技（Synopsys）等顶尖电子设计自动化（EDA）业者紧密合作，以为VP1902更加先进的功能提供支持。VP1902预计于2023年第3季为初期客户制样，并于2024年初开始大规模供货。虽然VP1902主要的目标客户是芯片业者，但超微指出，这款产品也相当适合投入韧体开发与测试、IP组块与子系统原型设计、周边设备验证以及其他的测试应用等等。

VP1902采用4颗互连的小芯片架构，配置1,850万个逻辑单元，并搭配专用ARM核心以进行控制层（Control plane）运作，以及可协助芯片除错的机载网络。此处的设计概念是，透过将通用运算与网络功能包含进来，I／O、除错或控制层所需占用的FPGA逻辑数量就会比较少，因此可将更多的逻辑单元使用在芯片模拟工作上。