逸集晟携ezchip参加集微半导体展，助力SoC敏捷开发

集微网消息 6月2—3日，以“取势·明道 行健·谋远”为主题的2023第七届集微半导体峰会在厦门国际会议中心隆重举行。峰会同期还举办“集微半导体展”，本次展会覆盖芯片设计、设备材料、封装测试、EDA/IP等全产业链领域，全面展示集成电路产业前沿技术、创新产品和发展趋势。

作为国内领先SoC在线设计平台厂商，逸集晟在集微半导体展EDA专区展出极具创新性的ezchip集成设计工具，有助于大幅提升SoC开发效率，吸引了众多行业观众前来交流。

上海逸集晟网络科技有限公司是一家专注于帮助集成电路设计企业提升设计能力、优化设计流程、提高设计生产力的软件与服务提供商。公司核心团队成员深耕SoC领域均超过15年，拥有大量的SoC芯片设计实施和直接量产的项目经验，推出了一系列的SoC敏捷开发整体解决方案。

当前，受地缘政治等因素影响，SoC国产替代的需求迫切，集成电路设计厂商亟需加快研发进程，抢抓市场窗口期。为了解决国内SoC设计厂商的痛点，逸集晟团队在过去四五年中经过不懈努力成功研发出拥有完全自主知识产权的在线SoC设计平台ezchip，提升设计团队SoC开发效率，备受国内设计厂商的热捧。截至目前，逸集晟已帮助多个合作伙伴成功流片涵盖MCU，BLE，车载，边缘计算等多个领域的十余款SoC，并正在与更多的客户展开合作。

据介绍，ezchip是一个包含图形化SoC集成设计工具、系统模块自动生成、SoC集成验证框架、众多IP集成模型等共性需求的SoC敏捷开发整体解决方案。SoC设计人员通过web服务在线配置或文本描述的方式输入设计意图，ezchip可自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计，通过与目前主流EDA工具的协同工作，可极大地节省SoC集成设计/验证人力、缩短项目研发周期、提升代码品质，使设计团队拥有SoC敏捷开发的能力。例如，图形化在线SoC集成平台ic-studio可以实现数字和模拟IP例化、快速连线，自动生成系统模块（总线、时钟、复位等），方便快捷的重构迭代设计，自动生成设计文档；图形化memory wrapper生成工具memory-studio可以图形化或批量拼接和根据PPA优化策略memory，自动生成memory wrapper。（校对/萨米）