双面板SOC系统硬件开发设计概要

SOC意为片上系统，相比MCU（通常指单片机），集成度和复杂度更高，因此SOC系统的硬件开发难度也相对较高。个人经验认为最主要是PCB Layout上的区别，原理图一般原厂都会提供参考电路，对照规格书，仔细设计一般不会出错。但是如果PCB Layout质量不好的话，SOC系统就极有可能出现各种问题，甚至无法正常工作。因为SOC相比MCU一般都会有高速信号，特别容易出现信号完整性SI问题和EMC认证问题，最终导致改版。原则上，这些系统一般都会选择四层板或者更多层板进行开发（有完整的GND地层），但是某些行业由于成本非常敏感，往往要求用两层板完成设计，这对于Layout来说有时是一个不小的挑战。本文就通过最近在做的一个项目，简单谈谈两层板SOC系统原理图和PCB设计的一些要点，供大家参考，如有疑义或者错误，也欢迎大家指出讨论。

1. 电源

SOC一般有多个电源轨，典型的有三种，数字内核电压、内存电压、IO口电压，这三个电压值大小依次增大，而电流值则依次减小。上电时一般要保证内核电压、内存电压先于IO口电压上电，以便内核能够锁定IO口状态。其他的还有模拟电压、PLL电压等等，但这些电压值大小基本都在前述三种值之内。这些电源的输出电流一定要满足要求，尤其是内核的电流会比较大，保险起见，电源的输出电流至少要满足1.5倍的需求电流，比如内核电流需求400mA，则电源芯片输出电流至少为400*1.5=600mA，按照每安培电流40mil线宽进行计算电源总线线宽W=0.6*40=24mil。
电源芯片的选择一般就是DC-DC或者LDO了，两者的主要区别在于DC-DC输出电流大，效率高，但是较占体积（有电感），输出噪声和纹波大；LDO则相反，尤其要注意输入输出压降（Dropout）不能过大，否则LDO发热严重，输出电流能力也会降低。DC-DC的Layout布局要注意环路面积尽量小，尤其是实线的红框，其电流不连续，如图1所示，设计不好很容易引发EMI等问题，Layout时尽量将输入电容靠近电源芯片。关于DC-DC相关的详细原理，可以参考之前的文章《电源系列之BUCK电感工作模式》。

图1
另外，电源输出电压纹波要严格控制在SOC芯片要求范围之内，比如常见的3%~5%，因此，芯片附近一般都会放置很多电容进行退耦滤波，电源进入芯片要严格按照从大电容到小电容的顺序，且电源线宽保证至少15mil。

2. 晶振及时钟

晶振输出偏差和输出振幅电压要满足芯片规格要求，常见的偏差控制在30ppm以内，越小越好。布局时尽量靠近SOC芯片，推荐使用4pin的SMD封装，相比2pin晶振，其抗干扰性要好很多。走线要求粗短，线宽最好在8mil以上，并且尽量有地线或地平面保护。
晶振在Layout时需要注意在表层晶振下方严禁铺铜（即做挖空铜箔处理），在晶振下方的其他层最好不要走线，防止被干扰，如图2所示。其他信号尽量远离晶振30mil以上距离。另外，晶振避免放置在靠近电路板外围的位置，以免时钟信号耦合出去形成天线。

图2
IIC/SPI等时钟信号在条件允许的情况下，最好做包地处理（地线宽16mil左右），如若空间不允许，至少保持3W（3倍线宽）间距。

3. 复位

复位电路推荐采用专用复位芯片，稳定可靠。虽然使用简单的RC电路也行，但是由于SOC系统的电源较复杂，有可能出现复位不可靠的情况。复位芯片一般包含电压监测功能，当监测到VDD电压低于某个阈值时，RST复位引脚会输出持续一段时间的低电平。如图3所示的TI复位芯片，还包含了WDI和MR（手动复位）等功能。比如在某些系统中，除了SOC外，还会使用一个MCU来控制SOC的复位，就经常使用到MR引脚的手动复位功能。
复位芯片尽量靠近主SOC放置，复位信号尽量短，有长走线时最好加地线保护，且远离板边。比如上述的MR手动复位信号是从MCU出来，可能两者之间有一定的距离，尤其需要注意。复位信号下方最好是完整的地平面，且尽量包含板卡上其余类似复位的低有效信号，以提升ESD防护特性。

图3

4. 高速信号

SOC的两层板布板主要困难就在于USB/MIPI/LVDS等高速信号的处理，由于这些信号一般都有阻抗控制的要求（差分100欧，单端50欧），而两层板的层间距太大，比如1.6mm的板子，层间距也有60mil左右，这时候如果选择另一面（完整GND Plane）作为回流地平面的话，由于层间距太大，高速信号的走线宽度就必须很宽（阻抗理论可以参考之前的一篇文章《信号完整性SI读书笔记之一》），实际情况根本无法Layout。因此，双面板的阻抗控制基本都是通过共面波导模型来计算，而非多层板的微带线模型。
所谓共面波导就是指在信号线附近一定距离要跟随走地线，地线沿途交叉的多打地过孔，让信号以地线作为回流路径，而非距离很远的地平面，某项目的MIPI Layout示例如图4所示。这就是很多PCB经验总结中经常说的信号包地的理论依据。

图4
使用Si9000软件的共面波导模型进行计算，如图5所示，可以得到MIPI差分走线的参数如下：信号线宽6mil，差分信号对内线间距5mil，差分线到地线间距7mil，地线线宽可以根据实际情况调整，可以在16mil左右。当然这些参数值只是作为参考，实际的阻抗控制需要PCB厂家进行实现，在设计时可以跟厂家获取其PCB参数，比如表层铜箔加工后的厚度（有的是1.2oz，有的是1.8oz），这样软件计算出来的值就会更接近。

图5
另外，MIPI等信号除了有阻抗控制的要求，还有等长的要求，误差最好控制在10%以内。在实际Layout时，可以调整MIPI差分线对的顺序，一般除了CLK时钟信号是固定引脚不可更改，其他DATA数据信号对均可更改位置，而且这些差分信号对内的P/N均可互换（包括CLK信号），方便Layout走线。
跟MIPI CSI相关的实测波形可以参看文章《CMOS Image Sensor的MIPI CSI接口介绍及波形实测》。

5. Audio音频

音频部分的信号，不管是输入还是输出HPOUT最好做包地处理，音频部分的地和系统地分开，音频地做成一个完整的封闭区域，使得该区域能覆盖HP等音频信号走线。最终通过0欧电阻或磁珠将音频地和系统地连接到一起，如图6所示。

图6

你好，我是电子小白菜，如果你喜欢我的文章，就请点个在看，并关注我吧。