页面加载中，请稍候
来源:全球半导体观察整理发布时间:2023-04-282025浏览
询问 AI近日，楷登电子（Cadence）宣布基于台积电3nm（N3E）工艺技术的Cadence® 16G UCIe™ 2.5D先进封装IP成功流片。
该IP采用台积电3D Fabric™ CoWoS-S硅中介层技术实现，可提供超高的带宽密度、高效的低功耗性能和卓越的低延迟，非常适合需要极高算力的应用。
据悉，楷登电子目前正与许多客户合作，来自N3E测试芯片流片的UCIe先进封装IP已开始发货并可供使用。这个预先验证的解决方案可以实现快速集成，为客户节省时间和精力。
封面图片来源：拍信网
新闻来源：全球半导体观察，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
暂无评论哦，快来评论一下吧！
2026-07-10
2026-07-08
2026-07-12