3nm，巨头们都在争什么？

来源:半导体行业观察发布时间:2023-04-17944浏览

来源：内容由半导体行业观察（ID：icbank），谢谢。

我们将电的主动元件（二极体、晶体管）与被动元件（电阻、电容、电感）缩小以后，制作在硅晶圆或砷化镓晶圆上，称为「集成电路」（IC：Integrated Circuit），其中「堆积」（Integrated）与「电路」（Circuit）是指将许多电子元件堆积起来的意思。

当你将电子产品打开以后，可以看到印刷电路板PCB，如上图所示，上面有许多长得很像「蜈蚣」的集成电路（IC），集成电路的尺寸有大有小，我们以处理器为例边长大约20毫米，上面一小块正方形称为「芯片」或「晶粒」，芯片边长大约10毫米，芯片上面密密麻麻的元件称为「晶体管」，晶体管边长大约100纳米，而晶体管上面尺寸最小的结构称为「栅极长度」大约10纳米（nm），这个就是我们常听到的台积电「10纳米制程」。

10纳米到底有多小呢？细菌大约1微米（病毒大约100纳米，1000纳米等于1微米）。换句话说，人类现在的制程技术可以制作出只有病毒1/10（10 纳米）的结构，厉害吧！

但是现在的技术越做越进步，所以连3纳米，甚至2纳米都要出来了。

那么，什么是场效晶体管（FET：Field Effect Transistor）呢？

晶体管的种类很多，先从大家耳熟能详的「MOS」来说明。MOS的全名是「金属―氧化物―半导体场效晶体管」（MOSFET：Metal Oxide Semiconductor Field Effect Transistor），构造如图右所示，左边灰色的区域叫做「源极」，右边灰色的区域叫做「漏极」，中间有块金属（紫色）突出来叫做「栅极」，栅极下方有一层厚度很薄的氧化物（绿色），因为中间由上而下依序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor），因此称为「MOS」。

MOSFET 的工作原理很简单，电子由左边的源极流入，经过栅极下方的电子通道，由右边的漏极流出，中间的栅极则可以决定是否让电子由下方通过，有点像是水龙头的开关一样，因此称为「栅」；电子是由源极流入，也就是电子的来源，因此称为「源」；电子是由漏极流出。

MOSFET 是目前半导体产业最常使用的一种场效晶体管（FET），科学家将它制作在硅晶圆上，是数位讯号的最小单位，我们可以想像一个MOSFET 代表一个0或一个1，就是电脑里的一个位元。

电脑是以0与1两种数位讯号来运算，我们可以想像在硅芯片上有数十亿个MOSFET，就代表数十亿个0与1，再用金属导线将这数十亿个MOSFET 的源极、漏极、栅极连结起来，电子讯号在这数十亿个0 与1 之间流通就可以交互运算，最后得到使用者想要的加、减、乘、除运算结果，这就是电子计算机或电脑的基本工作原理。晶圆厂像台积电、联电，就是在硅晶圆上制作数十亿个MOSFET 的工厂。

「栅极长度」（Gate length）大约10纳米，是所有构造中最细小也最难制作的，因此我们常常以栅极长度来代表半导体制程的进步程度，这就是所谓的「制程节点」（Node）。栅极长度会随制程技术的进步而变小，从早期的0.18、0.13微米，进步到90、65、45、22、14纳米，到目前最新的制程10、7、5纳米，甚至未来的3纳米。当栅极长度越小，则整个MOSFET 就越小，而同样含有数十亿个MOSFET 的芯片就越小，封装以后的集成电路（IC）就越小，最后做出来的手机就越小啰！

台积电第一个3纳米制程节点N3在2022年下半年开始量产，预计还会陆续推出其他4种N3节点的延伸制程，共计将有5个制程，包括：N3、N3E、N3P、N3S以及N3X。

台积电表示，他们的2纳米，在相同功耗下，将会比3纳米速度增快10～15%；或在相同速度下，功耗降低25～30%。此外，2纳米平台涵盖高效能版本及小芯片整合解决方案，预计2025年开始量产。

台积电的3纳米、N3和N3E有何不同？

台积电N3技术将有四种衍生制造工艺N3E、N3P、N3S和N3X，所有技术都将支援FinFlex技术，极大化增强了设计灵活性，并允许客户自己排列组合，针对性能、功率和面积目标，做出他们想要的最佳优化鳍配置，而且都是做在同一个芯片上。

意思就是说，当开发人员需要以性能为代价并节省功耗时，他们会使用双栅极单鳍FinFET。但是，当他们需要在芯片尺寸和更高功率的权衡下最大限度地提高性能时，他们会使用三栅极双鳍晶体管。当开发人员需要平衡时，他们会选择双栅极双鳍FinFET。那么，N3和N3e有什么差别呢？

N3e其实是因为客户需要更有价格竞争力的产品，所以就开发出来，其中就是少了四道EUV的光罩，也降低了成本。

台积电有说，等他们准备好生产2纳米时，就会转向纳米片（Nanosheet）晶体管技术，与英特尔和三星宣布要使用的技术是差不多的。纳米片是种环绕栅极（GAA）晶体管，有浮动晶体管鳍、栅极围绕所以得名。之前英特尔宣布RibbonFET 计画，技术就类似纳米片。

的确在量产时，新技术有可能会容易出问题。台积电的作法就比较不那么激进，他们内部是这样说的：「3纳米制程会是受欢迎节点，并是长节点，将会有大量需求。但是从3纳米到2纳米，因晶体管架构，纳米片对提高节能和计算效率有独特优势，观察客户产品，要求计算性能更高节能效果者。到时候，台积电会与2纳米制程一起销售3纳米制程。」

各位如果去查询台积电的专利，会发现它的GAA专利，其实是比三星多出很多，意思就是说台积电跟英特尔也都在做GAA，不过它们还在研发阶段，没有量产而已。总之，最后的决战点，就是在2纳米的制程！

目前台积电的最大劲敌英特尔的进度，到底和台积电的差距有多少？

其实英特尔的确遇到难题。这几年他们在7纳米和5纳米的晶圆制造进度上一再拖延，但是主要是名称落后，实际上并没有落后很多。

英特尔的7纳米制程，相当于台积电的5纳米制程，原本计画2021年量产，只落后台积电5纳米制程一年，但是2021年英特尔新任执行长季辛格上台后已经宣布延后到2023年量产，一下子落后台积电三年，而10纳米产能不足造成缺货，桌上型电脑市场被超微（AMD）领先，笔记型电脑市场也岌岌可危。

目前对英特尔最有利的方式是「立刻」将中低阶产品外包给台积电，以相同的制程打败超微夺回市场，同时替自己争取两年时间协调晶圆厂与设计部门把先进制程的问题解决。当然，在技术上，英特尔没有想像中弱，季辛格是技术出身的，你可以感受到现在他就是要全力拼技术。

那英特尔的2纳米会有那些新技术呢？简单来说，就是电源金属（PowerVia），以及带式场效晶体管（RibbonFET）两项。

英特尔在晶圆技术上有台积电在前，处理器部分又有辉达和AMD在追赶，目前看起来，这个是不是只是画了一个技术路线的时间，而且英特尔现在规划的每年都有一个进程，依照之前的状况，延误的机会是很高的。事实上，英特尔就延后了5纳米的量产。以台积电来说，是以两年为一个节点来规划。不过呢，不管怎么样，都要注意英特尔的技术研发能力，这是他们最强的部分。

另外，我想提一下，虽然技术竞争上未有定数，但是在公司管理上，不要忽略台积电的利润上的控管，一直都比同产业的公司强。我们拿英特尔来举例，英特尔本身一直有「成本结构性问题」，投资的设备，用了2～3 年就要将设备卖到二手市场，反观台积电成本结构，就算设备折旧5年后仍可以用个20、30年。这也是竞争力的一环，不可小觑。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3374期内容，欢迎关注。

3nm，巨头们都在争什么？

全部评论

热门搜索