自适应跨平台PSS中间件架构及开发

来源:电子技术应用ChinaAET发布时间:2023-02-04718浏览

作者：王锋，王磊，张栗榕作者单位：1.新华三半导体技术有限公司西安研究所，陕西西安 710075。摘要：芯片工艺、规模不断在提升，所包含的功能越来越复杂。多核、多线程中央处理器（Central Processing Unit，CPU），多维度片上网络（Network on Chip，NoC），高速、高密度接口，各类外设等IP（Intellectual Property）集成在芯片上系统（System on Chip，SoC），使芯片开发阶段的仿真验证场景极其复杂，对芯片特别是SoC开发和验证完备性带来巨大挑战。当前在芯片开发领域，便携式测试和激励标准（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）验证方法学基础上进一步解决随机化和跨平台的复杂组合场景定义和代码生成难题。引言：随着半导体行业的高速发展，集成电路的规模和设计的复杂性在不断地增大，使得芯片设计的正确性很难保证，与此同时，芯片验证也越来越困难，成为了现代芯片开发周期的瓶颈[1]。随着芯片验证方法学的发展，传统的电子设计自动化（Electronic Design Automation, EDA）验证发展到与硬件加速（Emulator，EMU）平台和FPGA（Field Programmable Gate Array）原型验证平台混合的验证手段。而如何在模块级、子系统级、系统级等不同层级和EDA、EMU、FPGA不同类型测试台（Testbench，TB）上进行测试激励的复用，确保不同平台验证的一致性，成为了新的挑战[2]。为了实现测试激励的有效复用，继UVM（Universal Verification Methodology）之后，Accellera标准组织推出了便携式测试和激励标准（Portable Stimulus Standard，PSS），其目标是提供一个独立的测试激励来源，并在更高的抽象级别上定义激励和场景，从而实现跨层级和平台的场景描述和测试激励复用。其主要的特点如下：(1) 通过PSS建模在更高抽象级别上指定激励和测试，可定义面向CPU（Central Processing Unit）和各类接口协议的复杂组合场景。(2) 可以方便地生成随机组合场景的C/C++或者SV (SystemVerilog）代码，通过编译并加载C/C++如案卷程序实现CPU的验证场景，通过调用验证IP（Verification Intellectual Property,VIP）或硬件加速VIP（Accelerated VIP，AVIP）实现对特定协议接口的激励。(3) PSS场景模型不仅可应用于模块级、子系统级和系统级EDA测试台，还可以用在EMU、FPGA平台，为不同级别的平台产生相同的激励，实现了测试激励复用，确保了验证的一致性。文章来源：《电子技术应用》杂志1月刊点击下方阅读原文，下载论文PDF