扩频时钟（SSC）：用好了，它是解决问题的利器；用不好，它就是问题的根源！

来源：信号完整性 作者：蒋修国

编者注：扩频时钟是一个非常好的器件或者功能，这是对于EMC工程师而言的，但是对于SI工程师来讲，这可能是导致某些抖动增大问题的根源。在早期做项目的时候，就曾遇到过这类的争执。

~~~~~~~~~~~~~~~

EMI是电子产品设计工程师不可绕开的一个话题。很多工程师在设计时都会遇到如何减小EMI的影响，使产品能正常的工作或者上市。

当然，解决EMI问题的方法非常多，比如做好电路匹配、做好隔离、屏蔽、减缓信号边沿变化速率等等。

减缓边沿变化速率的方法有使用端接的方法、减小信号的驱动能力、使用扩频时钟等。

本文主要分享的是扩频时钟。扩频时钟（SSC：Spread Spectrum Clock）是为了防止数字信号或者时钟由于频谱在某个频点上功率过高而引起的EMI问题，所以对时钟或者数据的周期进行周期性调制（三角波调制）。SSC的单位是ppm（百万分之一个时钟或者一个数据的周期），该值表示最大的时钟周期或者数据周期为UI*(1+Xppm)。

以前使用SSC都是外部器件，一般在电路上加上SSC器件，如下图所示：

当使用SSC之后，其EMI辐射能量会显著降低，并且波峰更加的宽平：

现在很多总线，如USB3.0、QPI、PCIE、SATA、SAS等信号都支持SSC功能，并不需要在外部添加额外的SSC器件。使用SSC功能可以大幅降低无用的辐射，从而减少旁路电容、扼流圈、磁珠以及屏蔽罩等其他抑制干扰组件的使用，这样能有助于实现产品快速上市，并且能使产品小型化。

在某些高速串行总线测试时，也会针对SSC项进行测试，如下图则为SB3.0 5Gbps 使用CP1 码型测量SSC 的结果：

当然，为什么要针对性的测试呢？其中一个重要原因就是SSC确实能抑制EMI的影响，但是会导致信号的抖动增加。如果抖动过大或者超过总线规范要求时，这就有可能导致信号的误码增加，进而影响到电子产品系统的稳定性。所以在产品设计过程中，要平衡EMI的表现和SI的性能。

---

创新大讲堂芯片就业课推荐本课程75折优惠继续有效，随时取消！