长电科技：Chiplet工艺配合4nm封装产品已量产出货
来源:芯片大师发布时间:2023-01-062139浏览
询问 AI
导读：1月5日，长电科技宣布公司XDFOI™ Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。
来源：长电科技
芯片大师前不久报道了实现4nm手机芯片封装！中国内衣厂如何变身全球封测巨头？，而作为芯片封装前沿技术的Chiplet则成为封测界的兵家必争之地。
据长电科技介绍，公司于2021年7月正式推出面向Chiplet（小芯片）的高密度多维异构集成技术平台XDFOI™，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3D Chiplet集成技术。
据悉，长电科技XDFOI™通过小芯片异构集成技术，在有机重布线堆叠中介层（RDL Stack Interposer，RSI）上，放置一颗或多颗逻辑芯片（CPU/GPU等），以及I/O Chiplet或高带宽内存芯片（HBM）等，形成一颗高集成度的异构封装体。
该技术一方面可将高密度fcBGA基板进行“瘦身”，将部分布线层转移至有机重布线堆叠中介层基板上，利用有机重布线堆叠中介层最小线宽线距2μm及多层再布线的优势，缩小芯片互连间距，实现更加高效、更为灵活的系统集成；另一方面，也可将部分SoC上互连转移到有机重布线堆叠中介层，从而得以实现以Chiplet为基础的架构创新，而最终达到性能和成本的双重优势。
来源：长电科技
目前，长电科技XDFOI™技术可将有机重布线堆叠中介层厚度控制在50μm以内，微凸点（µBump）中心距为40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高的集成度、更强的模块功能和更小的封装尺寸。同时，还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。
长电科技充分发挥XDFOI™ Chiplet高密度多维异构集成系列工艺的技术优势，已在高性能计算、人工智能、5G、汽车电子等领域应用。
1、【2022Q3电商行情报告】，公众号回复【三季度】获取
2、【2021年中国元器件分销10亿俱乐部】，公众号回复【10亿】获取
3、【中国元器件电商白皮书（2021版）】，公众号回复【白皮书】获取
End
_文章精选
_“阅读原文”注册享8元运费券
新闻来源：芯片大师，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
