台积电警告：N3E节点停止了SRAM微缩，卡在5纳米？

集微网消息，据wikichip报道，台积电在美国某技术会议上的论文警告，逻辑芯片仍然沿着历史趋势线扩展，而SRAM扩展似乎已经完全崩溃。对于未来的CPU、GPU和SoC来说，意味着由于SRAM单元区域微缩缓慢，它们可能会变得更加昂贵。

在今年8月，据外媒报道，台积电N3E工艺良率超预期，N3ESRAM的良率明显高于N3。缘于一份台积电内部资料被泄露，资料显示N3E工艺发展十分顺利，良率表现突出，可提前约六个月投入生产。

wikichip指出，台积电谈到了3nm基础版(N3B)节点以及3nm增强型(N3E)的部分数据。但这让人们发现，8月时台积电没有明说的与N5相比，新技术的HD SRAM密度几乎没有任何变化，这可能意味着采用新一代3nm工艺的CPU、GPU成本更高，终端产品也会更贵。

着眼于未来，各行各业对缓存SRAM的需求只会增加，而这就导致一时半会很难减少SRAM占用的芯片面积，也无法实现与N5节点明显的成本收益。现代CPU、GPU和SoC在处理大量数据时都将大量SRAM用于各种缓存，因为直接从内存中获取数据效率极低，尤其是对于各种人工智能(AI)和机器学习(ML)工作负载而言。

可以考虑分解到更便宜的节点上的独立芯片中，比如AMD在其3D V-Cache处理器中采取的方案。或者使用替代内存技术，如eDRAM或FeRAM作为缓存。

无论如何，在3nm及以上使用基于FinFET的节点减缓SRAM缩放速度似乎是未来几年芯片设计人员面临的主要挑战，而对各位而言可能出现的影响就是终端产品涨价，例如搭载A17芯片的苹果iPhone 15 Pro系列。

（校对/赵月）