资料来源：芯榜等
物联网智库 整理发布
导读
12月16日，在“第二届中国互联技术与产业大会”上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并对外发布。
在经历将近一年的漫长等待后，中国自己的“小芯片”标准终于有了实质性进展。12月16日，在“第二届中国互联技术与产业大会”上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并对外发布。
这是中国首个原生集成电路Chiplet技术标准，对中国集成电路产业延续“摩尔定律”，突破先进制程工艺限制，探索先进封装工艺技术具有重要意义。
“摩尔定律”的另类延续
半个多世纪以来，摩尔定律一直是半导体行业发展背后的主要驱动力，它引领半导体技术的一次次创新发展，带动了消费电子的巨大成功，也带来了现代世界的科技文明。然而近年以来，快速变化的半导体行业不断逼近先进制造工艺进程的极限，摩尔定律放缓甚至终结的声音也愈演愈烈。摩尔定律开始被半导体行业重新审视，后摩尔定律时代的大幕也悄然拉开。
“传统的”摩尔定律实现的主要方式是让晶体管不断变小，通过不断快速的增加晶体管数量，实现芯片性能的不断翻番。这听上去很合理，因为近几年芯片从成熟制程到先进制程的发展过程正是如此。但随着先进制程逼近极限即将停滞，继续提升晶体管密度的方法也变得难上加难。
且不论3nm、2nm之后的先进制程之路该如何走，芯片设计复杂度的骤然提升增加了芯片开发周期，同时对芯片良率产生极大的影响，这也间接提升了芯片生产的难度和成本。此前有新闻媒体报道称，作为唯一可以勉强对标台积电的三星，其3nm GAA制程技术的良率仅有20%，台积电相对更加稳定，但也并不是处于高枕无忧的状态。
即便先进制程的工艺可行、良率可观，同样随着制程技艺提升的成本也会水涨船高，且是大多数半导体设计公司所无法承受的高。一项来自半导体行业的统计显示，一个28nm芯片的设计成本为4000万美元，16nm芯片的设计成本约1亿美元，7nm芯片的设计成本迅速提升为2.2亿美元，而5nm芯片的设计成本则更是高达5.4亿美元。
当工艺制程提升遭遇瓶颈，当成本问题愈演愈烈，单芯片设计的技术路线也就很难继续走下去，基于小芯片堆叠技术路线的Chiplet技术生逢其时。Chiplet通常翻译为“芯粒”或者“小芯片”，是传统SoC发展到后摩尔时代持续提升集成度和芯片性能、降低成本的重要途径。
简单来说，Chiplet技术是对原本复杂的SoC芯片的解构，将满足特定功能的裸片通过die-to-die内部互连技术与底层基础芯片封装组合在一起，类似于搭建乐高积木一般，最后集成为一个系统级芯片。这样可以通过对不同功能模块的芯片选用合适的制程工艺，从技术方面实现各功能的最优化、成本的最小化、性价比的最大化、模块复用的灵活化。
更重要的是，Chiplet是物联网时代最需要的技术。物联网最大的特点在于严重的碎片化，这就注定无法通过一个通用芯片就解决所有问题。比如一个性能强大的通用芯片当然可以去覆盖到各种各样的应用场景当中，但或许可能会因为成本问题被弃用，毕竟市场对技术方案的选择最终都会落到性价比上。而Chiplet所提供的“组装化”思路无疑为满足物联网应用技术可行、成本可控产生了新启迪。
广受追捧的Chiplet
Chiplet相比传统SoC好处多多，首先，小芯片属于异构集成，小芯片的每个特定模块可以采用不同工艺、材料和制程节点制造，甚至可以不属于同一家企业，因此能够针对每个特定功能进行优化，并提升制造的灵活性；其次，小芯片良率高成本低，传统SoC需要通过光刻的形式在同一芯片上进行制造，单个计算单元失效会导致整个芯片的失效，而小芯片的制造是多个裸片封装组合在一起的。因此小芯片技术的应运而生，自然而然引来了业界的普遍看好。Marvell创始人周秀文在ISSCC 2015上就提出了类似的芯片架构概念——Mochi（模块化芯片），旨在拆分SoC芯片的功能，通过模块化的形式构建芯片模组，从而实现更低的设计与生产成本。2018年，AMD公司率先将Chiplet应用于商业产品当中，其推出的“霄龙”型号处理器中就采用了小芯片架构设计，是当时功能集成度最高的芯片。2022年3月，苹果公司推出了一个性能爆表的顶级电脑芯片M1 Ultra，其采用的“胶水粘连”封装也是基于小芯片技术。2022年8月，英特尔公司发布Meteor Lake和Arrow Lake型号芯片，也是将不同核心数量、不同缓存大小、不同性能的模块混合，实现高效率和低功耗。
在国内，企业对于小芯片的追捧同样狂烈，也有不少的试水动作。曾经国内的芯片设计领头羊海思，早在2014年就与台积电合作过Chiplet技术。去年，网上又流传出一份关于华为海思双芯叠加的专利技术图，阐述了将两颗芯片叠加在一起组合使用的概念，还可能将利用3D MCM进行封装。例如可以通过特殊的设计，将两颗14nm芯片叠加在一起，使其在性能上直接翻倍，堪比使用7nm技术。不过该项专利当时并未引起过多关注，甚至产生了部分质疑的声音。另外，国产芯片厂商芯动科技也在一款高性能服务器级显卡GPU上使用过INNOLINK Chiplet技术。
小芯片取得了重要的商业化验证，不过距离小芯片真正爆发却还遥遥无期，直到UCle的出现。因为大多数的商业化产业都是基于一家巨头的技术，或者小范围内企业抱团的成果。乐高积木之所以能够在全球风靡，其重要一个原因就在于其积模件的标准化。就Chiplet这一新兴技术而言，除了各大巨头的追捧外，能够互连的标准和统一的接口同样是生态和市场变强变大的重要因素。
于是可以看到，今年3月，在苹果公司发布M1 Ultra的前一周，英特尔、AMD、Arm、台积电、三星、日月光、高通、微软、谷歌云、Meta等十家巨头联合发起了一项Chiplet的新互联标准UCle，这几位成员中有全球顶级的芯片制造商，有全球最大的芯片封测商，也有领先的芯片设计企业。这次半导体产业链的集结，也被行业看做Chiplet标准推广普及的新起点。
与此同时，国内Chiplet标准的制定也在稳步进行。2021年1月，华为海思牵头，与中芯国际、紫光展锐、长江存储、龙芯等国产半导体相关企业，组建了中国国产芯片联盟。同年5月，中国计算机互连技术联盟在工信部立项《小芯片接口总线技术要求》，由中国电子技术标准化研究院、中科院计算所和国内多个芯片厂商合作展开标准制定工作。如今，该标准文件也完成意见征求并正式对外公布，这对我国集成电路的发展无疑将产生重大影响。
写在最后
Chiplet本身是一种封装理念，虽然在集成电路设计和制造环节我国和世界顶尖水平差距较大，但在封测环节我国却用拥有一定的市场优势。国内封测龙头企业在近几年通过自主研发和并购重组等手段，正逐渐缩小同国际先进企业的技术差距，在集成电路国际市场已有的分工中，拥有了较强的市场竞争力和话语权。根据ittbank数据，2021年全球营收前十大封测厂商排名中就有三家企业位于中国大陆，分别为长电科技、通富微电和华天科技。
据Omdia报告，到2024年，Chiplet的市场规模将达到58亿美元，2035年将超过570亿美元，Chiplet的全球市场规模将迎来快速增长，这也将带给国产芯片行业弯道超车的机会。Chiplet为国产替代开辟了新思路，相信随着Chiplet小芯片技术的发展以及国产化替代进程的加速，通过带动我国封测产业的大发展，进而对我国实现在先进制程方面取得突破产生帮助。参考资料：1.《中国首个原生Chiplet技术小芯片标准对外发布》，芯榜
2.《续写摩尔定律！国产Chiplet标准将出炉，小芯片迎来大爆发？》，物联传媒
3.《绕开先进制程封锁！中国“小芯片”标准草案即将公示，独家对话郝沁汾》，芯东西
扫码即可下载报告全文
