三星的工艺、封装路线图

在最近的晶圆论坛上，三星很自豪他们是第一家在 3nm 中开始量产产品的半导体制造商，以来其 成为S3E 环栅 (GAA)的 工艺。三星还将这些晶体管称为 MBCFET（MBC 代表多桥通道）。

三星 Foundry 的计划是到 2027 年将规模扩大两倍，其中移动仍然是最大的细分市场，但 HPC/汽车增长 3.5 倍，几乎达到同样规模。

三星在韩国拥有三个制造基地，其中包括位于平泽的新工厂。德克萨斯州奥斯汀有一家工厂。德克萨斯州的第二家工厂正在泰勒（奥斯汀郊外）建设中，预计将于明年上线。

上图显示了三星代工未来五年的工艺路线图摘要。FinFET 节点正在持续发展，主要是 5nm 和 4nm。深蓝色的顶部是 GAA 节点，从今天的 SF3E 开始，到 2025 年达到 2nm，到 2027 年达到 1.4nm。在我看来，这是一个非常激进的时间表，是摩尔定律终结的竞赛。

5nm 与 3nm（SF5E 到 SF3E）的比较表明，性能提高了 1.23 倍或功耗降低了 45%。3nm 处的面积是 5nm 处面积的 84%，减少了 16%。

来到封装方面，Samsung Foundry 的先进封装均以“Cube”为名，涵盖基于中介层的解决方案 (I-Cube)、混合解决方案 (H-Cube) 以及带或不带凸块的垂直芯片集成 (X-Cube)。

几十年前，一家代工厂可以侥幸拥有一些基础 IP（标准单元、I/O、SRAM），并假设客户会购买 EDA 工具并整合他们自己的流程。这根本不是今天的工作方式。流程需要与像 Cadence 这样的 EDA 公司共同开发。一些 IP 是可合成的，因此不需要从节点到节点更新，但一些（尤其是用于 PCIe 或以太网等基于高速 SerDes 协议的 PHY）需要开发，需要制造测试芯片，以及芯片需要表征。这需要很长时间，并且是流片的关键路径，因为如今几乎每个 SoC 都涉及此 IP。事实上，这也是使用各种Cube技术进行3D异构集成的魅力之一——可以构建“处理器”。

三星代工将其生态系统倡议称为“安全”，即三星高级代工生态系统。SAFE 会议实际上是在第二天举行的，SAFE 的许多参与者都做了演示。

SAFE 生态系统有 22 个 EDA 合作伙伴、10 个 OSAT 合作伙伴、9 个 DSP 合作伙伴（不是数字信号处理，而是设计服务合作伙伴）、9 个云合作伙伴和 56 个 IP 合作伙伴。IP 生态系统的增长非常迅猛，自 2017 年至今增长了近四倍，有超过 4000 个可用的标题（我假设多个进程中的相同 IP 被重复计算，但 4000 个仍然是一个非常大的数字）。

到 2026 年，Gartner 预测整个半导体市场将增长到 7830亿美元，在 2020 年到 2026 年期间增长加速到 9%。Foundry 预计增长更快，从 2020 年到 2026 年的复合年增长率为 12%，达到1500亿美元。正如我在这篇文章开头所说的那样，三星计划从现在到 2027 年将产量增加三倍……但图表上没有 Y 轴，所以我不确定我们是否知道该计划的最终结果是什么收入编号。而且，与往常一样，预测并不总是准确的。正在建造的新晶圆厂、正在开发的新工艺、终端市场的变化、出口法规的变化……这些都具有很大的不可预测性。

来源：半导体行业观察