Intel Innovation力拱UCIe联盟 台积电、三星齐站台助阵

台积电业务开发资深副总经理张晓强于Intel Innovation 2022活动中表示，台积电全力支持推动UCIe生态系的发展。可互通性(Interoperability)能为客户创造更高的价值，借此客户能选配不同的先进制程技术，达到产品最佳化的优势，台积电全力支持推动UCIe生态系的发展。陈玉娟摄

英特尔(Intel)第二届Intel Innovation活动于美国加州圣荷西正式登场，除了第十三代Intel Core系列DT处理器正式亮相，并展示一系列新硬件、软件和服务外，CEOPat Gelsinger进一步揭露建立朝向开放、选择与信任为宗旨的生态系相关最新进展，从推动开放标准让「芯片系统」在芯片层级成为可能，再到实现高效率且可携的多架构人工智能(AI)，且再次重申摩尔定律不死且活得很好(Moore's Law：Alive and Well)，英特尔未来4年内将实现横跨5个先进制程时代技术推进的目标。

另外，英特尔与众多业者于2022年初合组UCIe(Universal Chiplet Interconnect Express)产业联盟，并提出UCIe 1.0设计规范，台积电业务开发资深副总经理张晓强与三星电子(Samsung Electronics)执行副总裁兼全球存储器销售与业务主管Jinman Han在首日大会上齐声表达对于联盟的支持。UCIe目标是建立一个开放式小芯片(Chiplet)生态系，不同供应商在不同制程技术上设计和制造的小芯片，可透过先进封装技术整合一同工作。

英特尔开发者论坛(IDF)于2017年停办后，2021年改由Intel Innovation活动接棒登场，2022年第2届于台湾时间28日举行。Gelsinger于主题演讲中表示，在未来10年，将看到所有事物不断地数码化，包括运算、连接性、基础设施、AI和传感等五大科技超级力量的基础，深切地塑造大众体验世界的方式。打造软件和硬件开发者的未来，乃真正推动所有可能的魔术师。培育这种开放生态系是英特尔转型的核心，开发者社群对于其成功十分关键。

针对开发者所面临的一系列挑战，包括供应商锁定、如何取得最新硬件、生产力与上市时间以及安全性等，Gelsinger也说明如何克服这些挑战的多项解决方案，如尽早接触硬件和简化后的AI，提升开发者生产力。

Gelsinger同时也进一步说明英特尔新品最新进展，包含由旗舰Core i9-13900K首发上阵的第十三代Intel Core DT处理器系列与700系列芯片组，还有配备Intel Data Center GPU代号Ponte Vecchio的刀锋服务器，现正出货至阿贡国家实验室，以及针对游戏玩家的Intel Arc A770 GPU将于10月12日起推出多款设计，零售价格为329美元。

值得注意的是，台积电与三星高端主管也参与Gelsinger的主题演讲，表达对于UCIe联盟的支持。致力于建立开放式晶粒对晶粒(die-to-die)互连标准和小芯片生态系的UCIe联盟，系于3月中旬由英特尔、超微(AMD)、ARM、日月光、Google Cloud、Meta、微软(Microsoft)、高通(Qualcomm)、三星与台积电等重要芯片设计、制造、封装、IP，和云端服务供应业者共同发起筹组，并于8月正式成立。

Gelsinger指出，为引领平台转型，借由小芯片实现新客户和合作伙伴的解决方案，英特尔和英特尔晶圆代工服务(Intel Foundry Services；IFS)将迎接系统晶圆代工的时代，借由4个主要组成因素：晶圆制造、封装、软件和开放式小芯片生态系，过去被认为不可能做到的创新，如今将为芯片制造开启全新的可能性。

英特尔不仅与台积电、三星等业者持续合作，自家先进制程技术也将持续推进，重申4年内推出5个先进制程时代目标，包括Intel 7、Intel 4、Intel 3、Intel 20A及Intel 18A。目前已确定2023年下半推进至Intel 3制程，2024年进入Intel 20A制程，2025年进入Intel 18A制程。目前Intel 18A测试芯片正在设计中，2022年底将试产。

在Intel 20A及Intel 18A制程设计中，将采用全新晶体管架构RibbonFET与PowerVia电源管理技术，借此在更小处理器空间内容纳更多晶体管，并确保供电效率提升。

英特尔还预告另一项研发中的创新：一种突破性可插拔的共同封装光子解决方案。光学连结有望达成全新的芯片间带宽水准，特别是在数据中心，但制造上的困难使其不可避免地昂贵。为克服这项问题，英特尔研究人员设计一种坚固、高产能，以玻璃为基础的解决方案，可插拔连接器简化生产、降低成本，替未来的新系统和芯片封装架构开创可能性。

另一方面，英特尔于2022年初加入RISC-V International协会，并宣布设立10亿美元创新基金，全力发展RISC-V生态系、促进商业化，并为新成立的IFS争取新客户。在首日大会上宣布首轮获得资助的公司，包括专门打造数据与存储器连接解决方案的Astera、使用开源的RISC-V指令集架构开发高效能核心的SiFive，以及协助改善系统单芯片的效能与功耗，并透过独特的平台解决时脉分布(clock distribution)的挑战，简化时序收敛(timing closure)的Movellus。

责任编辑：张兴民