ASML最新一代High-NA光刻机横空出世！已经获得 5 个试点订单

什么是光刻机?光刻机为什么如此重要?只有理解了这一点，才能更好地理解我国芯片产业的现状。需要说明的是，本文不是科普文，所以主要会从市场角度来描述光刻机。

在芯片的所有制造成本中，光刻机占了35%，光刻机同时也是制造芯片的核心设备。缺少了光刻机的支持，芯片的产量将会出现断崖式的下跌，全球的电子工业乃至互联网产业都将遭遇毁灭性的打击。

目前，市场上的光刻机主要分为EUV光刻机和DUV光刻机，随着时代的发展，EUV光刻机成为了光刻机的主流产品。EUV光刻机主要用于制作电脑、手机等产品的高端芯片。现今，工艺在5nm以下的芯片制成工艺必须借助EUV光刻机完成。

很多朋友都知道我国是一个芯片需求大国，近两年来在全球“缺芯危机”的大环境之下，我国的芯片自主研发和生产能力得到了极大的提升，但在光刻机领域仍然是短板。

很多朋友都知道我国是一个芯片需求大国，近两年来在全球“缺芯危机”的大环境之下，我国的芯片自主研发和生产能力得到了极大的提升，但在光刻机领域仍然是短板。

6月17日，台积电高管在美国硅谷举行的技术研讨会上表示，该公司将在2024年引入荷兰厂商阿斯麦(ASML)的最新一代EUV(极紫外光)光刻机。

台积电研发高级副总裁米玉杰在上述研讨会上表示：“展望未来，台积电将在2024年引入高数值孔径的极紫外(High-NA EUV)光刻机，为的是开发客户所需相关基础设施和模式解决方案，进一步推动创新。”米玉杰并未说明这项设备何时将用于量产。不过，台积电业务开发资深副总经理张晓强随后说明，台积电2024年还不准备运用新的高数值孔径EUV工具来生产，主要使用目的是跟伙伴进行研究。随着芯片工艺越来越复杂先进，无论台积电、三星还是英特尔都需要采用EUV光刻机。

今年早些时候，ASML对外表示，正在与其合作伙伴一起开发下一代High-NA光刻机 ——Twinscan EXE:5000 系列。据了解，新High-NA光刻机具有0.55NA(High-NA )的透镜，分辨率达8纳米，将非常复杂、非常庞大且价格昂贵，更有利于3纳米及以上制程的工艺制造。路透社也曾报道，ASML公司已经获得了 5 个 High-NA 产品的试点订单，预计将于2024年交付，并有着“超过 5 个”订单需要从2025年开始交付的量产型号。

在2022年早些时候，全球光刻机巨头ASML公布了2022年的第一季度，第二代高数值孔径(High-NA)光刻机TWINSCAN EXE:5200获得了首个订单，ASML的CEO温彼得表示称，截至目前为止，ASML已经收到了5个TWINSCAN EXE:5200的订单。

据介绍，TWINSCAN EXE:5200系列光刻机主要面向的是3nm制程工艺，第二代的0.55 NAEUV光刻机会主要应用在2工艺制造上。这也意味着ASML一直提出了摩尔定律持续化可能在不久即将实现，帮助2nm实现量产。

NA表示的是光学系统的数值孔径，表示光线的入射角度，使用更大的NA透镜就可以打印出更小的结构。0.55NA可以实现的分辨率就是8nm。

之前对EUV技术不看好的英特尔公司现在积极向EUV技术靠拢，并希望能够率先采用最新一代High-NA光刻机。英特尔高层之前对外表示，该公司会成为首发用户，抢下了第一台0.55NA的EUV光刻机，而且首批6台中英特尔也占了大头，台积电、三星会慢一波。英特尔还表示，2025年将开始以高数值孔径EUV进行生产。

日前正在欧洲访问的三星集团副会长、三星集团实际控制人李在镕拜访ASML。6月17日，韩媒体报道称，李在镕在荷兰访问ASML之后，已经确保取得额外的极紫外光(EUV)微影设备。参加台积电上述论坛的产业调查机构TechInsights半导体经济学家赫奇森(G. Dan Hutcheson)说：“台积电2024年拥有这种设备的重要性，在于他们更快速接触到最先进技术。”赫奇森指出，EUV技术已成为走在尖端的关键，高数值孔径EUV则是推进半导体技术的下一个重大创新。台积电北美技术论坛连续两年以线上方式举行，今年于美国加州圣塔克拉拉市恢复举办实体论坛。台积电在论坛上首度推出采用纳米片电晶体的新一代先进2纳米(N2)制程技术，以及支援N3与N3E制程的独特TSMC FINFLEX技术，将成为全球第1家率先提供2纳米制程代工服务的晶圆厂。

目前，最先进的芯片是 4/5 纳米级工艺，下半年三星和台积电还能量产 3nm 技术，而对于使用 ASML EUV 光刻技术的 Twinscan NXE:3400C 及类似系统来说，它们大都具有 0.33 NA(数值孔径)的光学器件，可提供 13 nm 分辨率。

目前来看，这种分辨率尺寸对于 7 nm / 6 nm 节点 (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的单模已经足够用了，但随着间距低于 30 nm(超过 5 nm 级的节点)到来，13 nm 分辨率可能需要双重曝光技术，这是未来几年内的主流方法。

对于后 3nm 时代，ASML 及其合作伙伴正在开发一种全新的 EUV 光刻机 ——Twinscan EXE:5000 系列，该系列机器将具有 0.55 NA(高 NA)的透镜，分辨率达 8nm，从而在 3 nm 及以上节点中尽可能的避免双重或是多重曝光。

IT之家了解到，目前三星和台积电的技术均可采用单次曝光的 EUV 技术(NXE 3400C)，但是当节点工艺推进到 5nm 处时，则需要引入双重曝光技术。对于各大晶圆代工厂来说，其主要的目标就是尽可能的避免双重或是多重曝光。

当然，我们现阶段 193nm 浸入式的 DUV 通过多重曝光也能够实现 7nm 工艺，这同样也是台积电早期 7nm 所用的技术，但是这种技术更显复杂，对良率、设备、成本等都提出了很大的挑战，这同样也是现行的 EUV 技术对比 DUV 的最大优点。

自 2011 年开始，在芯片的制备中开始采用 22nm 和 16nm / 14nm 的 FinFET 晶体管结构。该结构优点是速度快、能耗低，但缺点也很明显：制造困难成本过高。也正是因为此，对节点工艺的提升从以前的 18 个月延长到了 2.5 年或更长的时间。对于更微小的晶体管结构，光刻中光罩(掩膜)上的纳米线程结构也变得密集化，这逐渐超越了同等光源条件下的分辨率，从而导致晶圆上光刻得到的结构模糊。因此，芯片制造商开始转向多重曝光技术，将原始的掩膜上的微结构间距放宽，采用两个或多个掩膜分布进行曝光，最终将整套晶体管刻蚀到晶圆上。

在北美技术论坛上公布了新的制程路线图，定于2025年量产2nm工艺，其采用Nanosheet(纳米片电晶体)的微观结构，取代FinFET。

期间，台积电甚至规划了5种3nm制程，包括N3、N3E、N3P、N3S和N3X……

台积电还雄心勃勃地提出，要在2025年前将成熟和专业化制程的产能提高50%，包括兴建更多的晶圆厂。

显然，作为产能提升以及兴建晶圆厂的关键核心设备，EUV光刻机少不了要采购一大批。