异构集成趋势下，如何解决暗硅效应？

本篇文章转自微信公众号TechSugar（ID:techsugar）作者：编辑部

芯片制造商开始重新审视异构系统中应该使用多少暗硅，在哪里工作得最好，以及有哪些替代方案可用——这是摩尔定律扩展放缓以及SoC日益分解的直接后果。

暗硅的概念已经存在了几十年，但随着物联网的引入，所有东西都必须安装在单个芯片上，并使用小电池工作，暗硅才真正开始发展起来。事实证明，对于智能手表和手机的初始版本来说，这种做法是存疑的。而当时最好的解决方案是关闭任何基本应用不需要的电路。

然而，其他问题接踵而至。例如，当设备重新通电时，浪涌电流（特别是那些需要更快打开的设备）会给电路带来压力，从而导致芯片损坏。因此，虽然关闭芯片的某些部件的电源可以减少老化，但快速打开它们也可能引发问题。在过去十年中，通过低功耗芯片的工程设计，其中大部分问题已经得到解决，并且暗硅加上极其高效的设计，推动了下一代移动设备的发展，同时也对极大缩减了数据中心的能源成本。

现在的问题是，除了延长两次充电之间的时间之外，还能做些什么，而仅仅添加更多的暗硅并不能解决这个问题。相反，人们更加关注满足应用需求的芯片设计，而这得益于从设计到制造流程的一系列开发。其中：

整个生态系统一直在围绕先进封装发展和高效设计工具，OSAT和代工厂提供了经过硅验证的分立元件（如Chiplet）以及各种封装方法。这使得芯片制造商能够开发更复杂的器件，同时还可以更有效地为特定领域应用进行分区和优先排序。

先进的封装为更短的信号路径和更快的互连开辟了道路。与大型平面芯片相比，信号在封装中的传播距离可能更短，并且这些信号可以通过利用先进的互连和新材料，从而在驱动时实现更快速、功耗更低的数据传输。

超低功耗设计和各种功能（例如接近阈值计算）在很大程度上仍处于观望状态，然而目前却正在受到更广泛的关注。此外，在过去十年中，电池内部的密度以每年平均5%至6%的速度增长，使设备能够使用相同尺寸甚至更小的电池做更多的事情。虽然终端设备的外形尺寸往往相对一致，但可以在不影响电池寿命的情况下将更多设备封装在设备内部。

所有这些变化都是日积月累的。因此，与其关闭芯片的大部分电源，不如使用较小的芯片或Chiplet来完成更多工作，这可以更具成本和能效。此外，芯片中的各种功能可以在最佳工艺节点上开发，权衡成本、用例、静态电流泄漏和尺寸等因素。

“还有更多各种各样的解决方案，”Arm的研发研究员Rob Aitken表示。“暗硅背后的部分想法是有一个固定的功率预算，特别是对于移动计算。但是，如果缩小设备，同时提高频率，那么功率就不会真正改善。相反，最终会得到这个空白空间，并且有各种各样的想法来解决这个问题。

对于智能手机和可穿戴设备来说，暗硅是一种经过验证的解决方案，但它不是最有效的解决方案。还有其他选择，从限制各种组件尺寸到将它们分散在封装中，从而在增加密度时减少热效应。这对于内存尤其有价值，因为内存在较低温度下可以更有效地运行。因此，当附近的电路断电时，内存可能会保持冷却，但浪涌电流会很快使其过热。更好的选择是将内存与先进封装中的主动逻辑物理分离。

“如果温度太接近最大允许的工作范围，你可能不得不更频繁地刷新内存，”Rambus的杰出发明家Steven Woo指出。“当内存器件过热时，最终可能会失效。如果器件温度升高，那就不得不做所谓的节流。注意缩短以最佳性能运行的时间，或者在短时间内运行，让其再次冷却下来。”

所有这些技术以及其他发展使移动设备能够进行比过去更密集的计算，而不会耗尽。“在移动领域，功率实际上升了，”Arm的Aitken认为。“与15年前相比，如今的芯片消耗了更多的功率。由于电池技术的发展，以及更多的物理区域，可以让器件更有效地散热，从而提高了芯片功率。”

通过三维层级规划隔离芯片的各个部分，并采用各种技术，如动态电压频率调节，以及一些暗硅，可以更有效地进行热管理。它也可以使用更少的硅面积来完成，这提高了性能，并为相同器件中的其他功能和特性打开了大门。

这种方法还有其他好处。“过去有理由选择越来越大的芯片，这样你就可以将更多的功能集成到单个芯片中，”Fraunhofer IIS自适应系统部门工程设计方法负责人Roland Jancke表示。“如果你不需要硅的某些部分，那么你可以关闭它们以节省电力。但是还有其他原因使用较小的芯片。例如，相较于数字电路，如果在设计中包含模拟电路，则通常位于成熟工艺节点中，因此它会占用更多区域（这使得减小数字元件的尺寸更具优势）。而对于RF而言，则需要大量的功率。Chiplet也有安全优势，很难复制整体系统功能，仅在以相同方式将相同部分集成到相同封装中时，它才有效。如果你使用这些芯片中的任何一个都失败了，那么你就错过了整体功能。

人工智能的影响

重新思考关闭部件以及关闭时间的驱动因素之一涉及人工智能和机器学习，其中芯片设计旨在实现最大的性能和吞吐量。对于需要非常快速地处理大量数据的大型数据中心尤其如此。通常，这涉及并行工作的强大处理器内核，其中一些内核是专门为这些数据中心工作负载设计的，通常与GPU、CPU、某种类型的NPU和DSP结合使用。问题是这些设备依赖于稳定的数据流，并且该数据流并不总是一致地流动。

“如果有两种解决方案，其中一种解决方案更有效地使用晶体管，那么每美元和每瓦特将获得更多的吞吐量，”Flex Logix首席执行官Geoff Tate指出。“因此，从客户的角度来看，采用暗硅是不可取的。很难开发出高利用率的架构，但利用率越高越好。

在过去的五年里，随着人工智能变得越来越普遍，人们对什么是最佳方案的看法改变了。“在人工智能的早期阶段，第一个挑战就是让一些功能发挥作用并改进模型，使它们越来越好，并沿着学习曲线上升，” Tate指出。“在数据中心领域，其拥有巨大的预算和巨额利润，这使他们能够做一些以前无法做到的事情。但是，当我们寻求将AI部署到大批量应用，且对价格更敏感的解决方案中时，客户将寻找能够为其功率预算和金钱预算提供最大的推理性能的供应商，我们看到的大多数企业在达到他们的资金预算之前就达到了功率预算。这不仅仅是出于成本原因而有效地使用晶体管。拥有的晶体管越多，泄漏就越多。因此，如果你能用更少的晶体管完成工作，它将更加节能。”

在人工智能世界中，“暗硅”也可以具有另一种含义。“尽管供应商试图提供所有芯片和所有马力，但当你试图运行实际的神经网络模型时，甚至无法获得接近40%的系统，”AMD数据中心人工智能和计算市场高级总监Nick Ni表示。“引擎可以非常快，但如果你没有要处理的数据，那么它们就闲置了。这就是导致暗硅的原因。”

图 1：AMD 的 3D V-Cache 使用堆叠在处理器上的缓存小芯片（图源：AMD）

挑战在于彻底了解需要处理的上下文和数据量，然后围绕这些因素设计芯片。AMD收购Xilinx的原因之一，以及英特尔收购Altera的原因之一，是能够微调其中一些设备的使用方式。可编程逻辑可以根据需要动态重新配置和调整大小，因此可以根据需要使用小型FPGA，而不是巨型FPGA。虽然巨型FPGA的效率永远不如硬连线ASIC，但较小的可编程逻辑芯片可用于减少未充分利用或未利用的硅的数量。

“虽然能够为每个市场构建定制ASIC会很好，但其中一些用例是如此多样化，以至于市场变得越来越小，而构建ASIC的成本正在上升，”Rambus的Woo表示。“因此，FPGA与x86结合使用是有意义的。您可以加载位文件以用于特定于市场的工作，然后利用 x86 的通用基础结构来完成其他所有操作。”

Chiplet架构的影响

Chiplet增加了另一个级别的灵活性，因为芯片尺寸可以根据特定功能所需的任何条件进行调整。这意味着可以完全消除芯片中未使用的部分，而不是将其置于睡眠状态，并且可以将附加功能放在不同的小芯片上。

“芯片尺寸是采用Chiplet的主要驱动力之一，”TechSearch总裁Jan Vardaman在最近的一次演讲中说。“如今，GPU和CPU的芯片尺寸非常大，我们确实必须拥有更多的晶体管。只是我们必须弄清楚如何经济地将所有这些晶体管放在一起并发挥作用。因此，我们在推动Chiplet采用方面所做的额外工作将使我们能够制作出更高密度的更精细的封装。您可以做一些提高电源效率的事情，这在我们的许多应用中都非常重要。”

关键是能够以最有效的方式将各个部分组合在一起。“我们必须能够以一种新的方式思考设计。这是一个系统架构，“Vardaman表示。“因为你得到的是一个更小的模具，这可以提高产量，所以你将使用最先进的节点来制造需要这些节点的零件。您不会在高性能逻辑节点中制造芯片的模拟部分。您将在其他节点中将其铸造，因为它更便宜。你要把所有这些放在一起。小芯片是硬 IP 块。它必须共同优化。所有这些东西都可以一起工作。你不能孤立地设计这些东西。”

在这种情况下，暗硅只是降低功耗的另一种选择，而不一定是最好的选择。虽然它可以为特定功能提供储备计算能力，但它不是设计复杂系统的最有效方法。

总结

将更多功能封装到芯片上的能力不断削弱，但功耗和性能优势也在不断缩小。因此，芯片制造商正在寻求通过先进封装来继续降低功耗、提升性能。但在封装中，暗硅并不如单个高性能芯片那么有吸引力，后者的尺寸更具普适性，并且数量在十亿芯片范围内。即使在最理想的条件下，暗硅似乎也显示出它的年龄。

“我们正处于这种暗硅轨迹中，”Aitken称。“有一堆东西进入了暗硅思维过程，这些东西已经逐渐成为主流。您将构建一个具有许多不同核心功能的芯片。但是，如何始终打开所有功能以最大化提高计算性能仍然是一个非常困难的问题。这是你可能不想回答的问题，因为它会产生大量的热量，无论如何你都无法处理。”

---

编辑：Lemon