群联采用新思科技全新解决方案，加速芯片设计周期

据台媒报导，EDA厂新思科技宣布其签核工程变更指令（engineering change order，ECO）解决方案Tweaker ECO有效协助群联电子实现无可比拟的设计到签核（design-to-signoff）运算能力，并加速其新世代大型设计的设计周转时间。

报导称，这项突破性技术让群联电子将芯片设计周期的ECO迭代减少50％，并将ECO周转时间缩短三倍，使其设计团队针对大型设计容量保有设计的灵活性，同时在人工智能、数据中心、汽车、超链接、运算、工业和消费等设计应用上，也达到优异的功耗、效能和面积优化目标。

随着芯片设计的尺寸和复杂性不断增加，传统ECO工具面临更多提升运算能力、增加机器存储和内存容量的需求。使用层阶设计等典型ECO策略与工具的公司，常常无法将大型设计所需的内存、存储空间和运行时间降至最低，因而影响到设计的生产力。

通过采用最新的Gigachip Hierarchical技术，Tweaker ECO能大幅缩短周转时间并减少数百gigabytes的内存，同时带来可预测的设计收敛以及更少的ECO迭代，却不会影响准确性。

具备Gigachip Hierarchical的ECO技术提供了可预测的层阶收敛（hierarchical convergence），经优化后能在单一机器上同时执行超过1亿个实例（instance）的设计和数百个情境（scenario），相较于传统的ECO流程，该技术能大幅降低所需的硬件资源。