摩尔定律生死讨论的本质是创新大讨论（上篇）

关于摩尔定律是不是已经死亡的话题，其实已经持续了将近30年了。

如图，目前根据IEEE可查的，最久远关于摩尔定律是否死亡的讨论似乎是在1996年。当时Windows95已经推出，并使得PC市场急速扩张，包括CPU、存储器在内的处理器需求大增，但已经有对关于未来摩尔定律失效的担忧了。

而后在国际半导体技术路线图(ITRS)2005年版本“摩尔定律及其他”的图示和叙述中，就提出了半导体技术的三个技术发展方向，即延续摩尔定律：微型化（More Moore：Minimization）以及摩尔定律以外的发展：多样化（More than Moore：Diversification）和超越CMOS器件（Beyond CMOS）。

2005同年，摩尔定律的发明人摩尔本人在接受记者的电话采访时也承认，“（摩尔定律）这类定律性的东西不可能永远有效的，(半导体)的尺寸现在已经小到了原子级，这是一个根本性障碍。”

而现在，关于摩尔定律是否已经死亡的话题变得越来越多，正如英特尔执行副总裁兼技术开发总经理Ann Kelleher博士所说，“2010年代中后期，业界曾多次预测“摩尔定律已死”，我觉得这样的报道被过分夸大了。”

英特尔认为，目前的“摩尔定律”已不再是一个简单的定律，而是一面创新的旗帜，Kelleher指出，“摩尔定律的本质是创新，我们可以自信地说创新将永不止步。”因此，只要创新未止，摩尔定律就不会死。

是谁给了Kelleher勇气说这些呢？我认为应该盘点盘点英特尔针对半导体器件过去二十年以及针对未来的创新。

本文将分为上下两篇，上篇为英特尔近20年来及未来5-10年的主要工艺及封装技术路线图，下篇则着重介绍英特尔在IEDM2021上的几篇重要paper。

让我们以英特尔官方发布的技术路线演进图为线索，逐项展开。

应变硅

在90nm时，英特尔率先选择了应变硅技术应用到沟道中。电子在应变硅材料中的流动速度要比其在非应变硅中快70%，而制成芯片后其运行速度也要较非应变硅制成的芯片快35%。理论上简单来说，就是应变硅的晶体矩阵与纯硅的相比，原子间距有了明显的扩张，原子间隙的扩张空间，使电子流动的空间变大，速度也变快，从而提升导通效率，降低导通能耗。

如图所示，利用硅锗的应力，可将硅原子的间距拉长。

而在65纳米工艺中，英特尔采用更先进的第二代高性能应变硅，该技术可以让晶体管的激励电流进一步提升到30%。

HKMG

如果说应变硅解决了晶体管内部电流速度问题从而降低功耗提升效率，那么英特尔的HKMG（高K绝缘层+金属栅极）则是解决了晶体管电流泄露问题，相当于解决了静态功耗问题。功耗约束是芯片微缩技术中最关键之一。

如图所示，随着二氧化硅层不断变薄，栅极泄漏（栅极氧化物隧穿和热载流子注入而直接从栅极流过氧化物（几个原子厚）到衬底）的电流将会不断增加（左侧）。英特尔率先采用了高K（高电介质）的氧化物材料替代二氧化硅，高电介质可以增强隔离性能，从而减少泄露（右侧）。

同时，针对栅极，多晶硅栅极材料会导致更高的电阻率以及对多晶硅晶粒尺寸、分布和杂质浓度的不均匀性的更大敏感性。引入了替代金属栅极工艺步骤，取代了多晶硅作为栅极材料。

FinFET

FinFET是英特尔的又一项突破性创新，缩小了栅极沟道宽度。（沟道宽度是工艺节点的重要指标）

如图所示，以往从源到漏级的平面工艺下，已经很难实现线宽的继续缩窄。英特尔通过FinFET结构，将源与漏级立体化，从而缩小了线宽。另外，FinFET可以实现方便实现三栅极结构，相当于三根线并联，增强了输出电流的驱动能力。

FinFET与平面工艺实物图比对

而FinFET技术已经实现了从22nm持续到规划的Intel 3，同时结合FinFET，英特尔还做了其他多项创新，以增强处理器的性能。

比如COAG（有源栅极上的触点），其原理是：在晶体管内，栅极接触点是用于连接触点，从而控制栅极电压，以便控制源和漏的导通或关断。通常栅极触点要在单元之外，如下图黄色部分所示：

这无形中增加了芯片的平面尺寸，而英特尔通过COAG技术，即将接触点直接放置在栅极上方，从而节省了多出来的那一部分，大概10%的面积。这么做是极具风险的，因为触点必须位于单元上方，且不能直接干扰到晶体管，同时在制造过程中要增加额外几步。

示意图，红色即为接触点

Super MIM电容：通过对电容中间的隔离层选择更高k值的绝缘材料，使得电容密度进一步提高，有利于同样面积获得更大的电容值。

EUV光刻：通过使用极端远紫外光源（EUV）的极短波（13.5 nm）光线的光刻技术，从而支持更小沟道的光刻。

面对未来的20A工艺，Intel即将采用包括RibbonFET以及PowerVIA。RibbonFET是英特尔的Gate-All-Around。

如图所示，GAA技术相当于将过去的垂直的FinFET栅极，翻转后立体的插入门级中，形成门级环绕的结构，从而进一步压缩芯片的面积。

PowerVIA则是英特尔的底部供电技术。以往，芯片的底部都是陈底层，而数据和电源配电网络则是通过上层组合不断向晶体管处延伸。而通过底部供电技术，可将供电层与数据层分开，底部进行供电网络搭载。如下图右侧结构，这样就有更宽的线宽进行电力输送，从而实现更低电阻，以及更好的散热空间。

封装

除了制程工艺之外，越来越多的封装工艺开始涌现，以解决密度、成本、尺寸等带来的挑战。

直到2010年代，封装的主要作用还是在主板和芯片之间传输电源和信号，并保护芯片以及帮助芯片散热。从引线键合技术和引线框架封装，到陶瓷基板上的倒装芯片技术，再到对有机基板的采用和多芯片封装的引入，彼时的每一次演进都增加了IO数量。

英特尔在封装上面的进步可集中体现在目前的EMIB与未来的Foveros上。

EMIB（嵌入式多芯片互连桥接）技术相当于两颗同一个基板上的Die，通过EMIB进行片上互联。

而Foveros技术，则是将芯片堆叠在一起，利用凸点技术，进行纵向互连，实现了真3D堆叠，从而进一步减少面积，缩短信号传输距离。

Foveros包括了Omni和Direct两种细分技术，其中Omni将互连间距微缩到25微米，并增加了多个基础晶片的选择。Foveros Direct引入了无焊料直接铜对铜键合，可实现低电阻互连和10微米以下的凸点间距。

面对未来

无论是引领潮流的应变硅、HKMG还是FinFET，英特尔从研发到真正应用到产品中都要间隔多年。比如应变硅技术，是1997年提出的，但是直到2004年才推出了相关产品。包括RibbonFET以及PowerVIA等，也都将在数年后才可以正式亮相。

也正因此，为了在未来十年或更长时间持续推进摩尔定律，英特尔在IEDM 2021上做了多项研究报告，以阐明公司对于未来研究的承诺。作为世界顶级论坛，IEDM围绕半导体和电子器件技术、设计、制造、物理和建模领域的技术突破，实际上英特尔此前包括HKMG，FinFET等多项技术，均屡次亮相IEDM。

这些内容将在摩尔定律生死讨论的本质是创新大讨论（下篇）中呈现。