三星上半年将量产首代3nm GAA技术，第二代制程正研发中

去年三星就曾宣布将在2022年上半年量产3nm制程。近日，三星代工市场战略团队负责人Moonsoo Kang对外再度表示，2022上半年三星第一代的3nm GAA （3GAAE）制程技术将量产，下半年将开始商业化生产。

此外，三星还将继续照计划开发第二代GAA 技术，也就是3GAAP（3nm Gate-All-Around Plus），将于2023年量产。

三星3nm制程技术预计有两种型号3GAAE 和3GAAP，基于纳米片结构设计，鳍中有多个横向带状线。此纳米片设计被研究机构IMEC 当成FinFET 后续关键技术而大量讨论，并由IBM 与三星和格芯(Globalfoundries) 合作研究。

三星执行副总裁兼代工销售和行销主管Charlie Bae 表示，将GAA 结构用于三星下一代制程节点，使三星率先打开新智慧网路世界，也加强三星技术领先地位。

按照相关技术人员的观点，GAA 技术芯片，在晶体管方面能提供比FinFET 技术更好静电特性，满足某些栅极宽度的需求，这主要表现在增强同等芯片尺寸结构下GAA 沟道控制能力，让芯片尺寸有进一步微缩的可能性。对比传统FinFET 沟道仅三面被栅极包围，GAA 以纳米线沟道设计使沟道整个外轮廓都被栅极完全包覆，代表栅极对沟道的控制性能更好。

三星研究人员将环绕环栅（GAA）晶体管设计的3nm CMOS 技术称为多桥通道（MBC）架构，纳米片（nanosheets）水准层制成的沟道完全被栅极结构包围。三星表示该技术有高度可制造性，因利用三星现有约90%的FinFET 制造技术，只需少量修改过的光罩。此技术有出色的栅极可控性，比同样三星FinFET 技术高31%，且因纳米片通道宽度可透过直接图像化改变，让设计有更高灵活性。

根据之前三星公布的数据显示，与其5nm制程相较，三星首个3nm GAA 制程技术将使得芯片面积可再减少35%，性能可提高30%或功耗降低50%。除了功耗、性能和面积(PPA) 上改进，随着制程技术成熟，3nm良率将会接近4nm制程。

面对三星3nm制程抢先采用GAA 技术，台积电Gate-all-around FETs (GAAFET) 研发仍是发展蓝图的一部分。台积电先前传出预计“后N3”制程技术也就是可能N2制程节点使用。有市场人士认为，台积电处于下一代材料和制程技术的发展阶段，新材料和制程技术会在未来多年使用。

台积电曾指出，对先进CMOS 逻辑，3nm和2nm CMOS 制程节点顺利进行。台积电还加强前瞻性研发，重点放在2nm以下节点及3D晶体管、新记忆体和low-R interconnect 等领域，有望为许多技术平台奠定发展基础。值得注意的是，台积电正在扩大Fab 12 研发营运能力，研究开发N3、N2 和更高阶制程节点。