新的3D集成方案，实现千倍芯片的性能提升

为了进一步提高3D集成密度，美国半导体学术界提出的方案是使用碳纳米管技术(以斯坦福的黄汉森、SubhasishMitra和MITMaxShulaker为代表)。目前，美国半导体学术界决心将碳纳米管和N3XT相关技术商业化，目前也取得了良好的效果。

随着摩尔定律逐渐进入平台期，半导体芯片的性能改进越来越依赖于芯片架构设计和先进包装技术的改进，而不是半导体工艺体征尺寸的下降。另一方面，随着人工智能时代的到来，越来越多的计算芯片设计需要考虑人工智能对计算能力的需求。因此，如何设计和优化未来十年人工智能应用的相关AN5275芯片架构、技术和包装系统已成为学术界和工业界非常关注的问题。

在上周举行的2021国际电子器件大会(IEDM2021)中，我们看到了很多相关的研究发表，其中MIT和斯坦福大学的一篇论文题为《The Future of Hardware Technologies for Computing: N3XT 3D MOSAIC, Illusion Scaleup, Co-Design》（《面向计算的未来硬件平台：N3XT 3D MOSAIC与Illusion Scaleup协同设计》）。这项研究不是一天的工作，而是以MIT和斯坦福大学为代表的美国半导体工艺学术研究学校多年来在超高密度3D集成领域的最新研究成果，也规划了未来的路线图。

目前，虽然以TSV为代表的3D集成技术已经成熟，但3D集成通孔之间的间距仍然很大，在10um数量级。为了进一步提高3D集成密度，美国半导体学术界提出的方案是使用碳纳米管技术(以斯坦福的黄汉森、SubhasishMitra和MITMaxShulaker为代表)。碳纳米管技术的一个重要优点是可以实现超高密度3D堆叠通孔，通孔间距可以缩小到100nm，比目前的TSV通孔间距缩小两个数量级。同时，考虑到目前的人工智能应用，其主要性能瓶颈在于内存访问，因为人工智能所需的神经网络模型在运行时需要大量的内存资源，因此需要以非常高的效率将内存和计算逻辑集成在一起。两者的结合是利用碳纳米管技术和超高密度3D集成技术将计算与(新)内存集成在一起，而美国半导体学界提出的解决方案是基于纳米工程的全称。具体来说，N3XT采用不同的计算工艺实现了多种集成技术，包括传统的碳纳米管技术。

以N3XT为单元，可以以各种形式进一步集成多个不同的N3XT单元(和传统芯片)。比如多个N3XT单元可以以TSV的形式堆叠在一起，多个N3XT可以以2.5D封装的形式封装在一个硅基板上，从而实现超大规模的异构集成。这种以各种方式集成各种芯片的方案称为MOSAIC(即Monolithc/stacked/assembledIC)。

到目前为止，本研究的主要工艺和设备技术（即论文标题中的N3XT3DMOSAIC）已经出现在我们面前。下一步是如何在系统层面上最大化这种大规模集成的效率。

优化超高密度3D集成配合系统，提高千倍性能

随着人工智能对计算能力的需求越来越高，未来的N3XT系统也需要考虑如何在系统层面上进行优化，以满足人工智能的计算能力需求；换句话说，如果给100个N3XT系统，如何优化任务，使整体计算效率最高？如果能很好地解决这个问题，N3XT系统就能很好地处理人工智能计算问题的规模。

在这方面，研究人员提出了IllusionScaleup的解决方案。IllusionScaleup主要针对人工智能应用中的深度学习算法。在系统设计方法中，首先将整个神经网络分割成多个部分，并将部分计算任务分配给每个N3XT模块。例如，分割可以以神经网络层为单位。当一层的计算量相对较小时，可以在单个N3XT模块上分配多层计算；当一层的计算量较大时，一层网络也可以分割成多个部分，并分配给不同的N3XT模块。由于神经网络的不同层之间存在串行计算关系，不同的N3XT模块可以通过流水线工作。此外，由于每个N3XT只负责一层计算，因此可以确保神经网络的权重不需要在模块间移动，而只需要移动中间结果，这大大降低了数据移动带来的额外费用。

最后，由于N3XT系统可以使用下一代非易失性存储器，如RRAM，因此可以支持快速开关为此，作者还提出，在不使用N3XT单元的情况下，可以在不使用N3XT单元的情况下关闭这一特性，从而大大节省漏电流。通过使用这种策略，每个N3XT的性能(如增加N3XT的堆叠层数和N3XT之间的互联带宽)可以通过线性增加来满足人工智能计算计算计算能力指数级上升的计算能力。使用这种方法，研究表明，整个N3XT3DMOSAIC的性能可以比目前的3D堆叠提高100-1000倍。

超高密度3D集成商业化道路

目前，美国半导体学术界决心将碳纳米管和N3XT相关技术商业化，目前也取得了良好的效果。总的来说，碳纳米管在美国商业化过程中包括多方加入：美国政府研究机构DARPA、大学MIT和斯坦福大学，以及美国专门负责先进半导体技术OEM的OEMSkyWater。多年前，DARPA大力资助与碳纳米管相关的下一代半导体技术研究。两年前，MITMaxShulake带领研究团队在SkyWater实现了第一个碳纳米管和RRAM3D堆叠芯片晶圆。在过去的两年里，同一个团队完成了许多里程碑，包括第一个碳纳米管实现的超大规模集成电路（RISC-V处理器）、第一个碳纳米管PDK等。与此同时，斯坦福大学教授黄汉森本人在2018-2020年学术假期间担任TSMC副总裁，回到斯坦福大学后，他仍将担任首席科学家，并相信他将成为碳纳米管超高密度的首席科学家。

另一方面，在半导体行业，对大规模高密度3D封装的追求也是历历可见的。比如AMD今年早些时候发布的3DV-Cache，采用了TSMC最新的SoIC技术，可以将3D堆叠通孔间距降低到1um的数量级，从而大大提高了3D堆叠的互联密度。今年，Intel还发布了PonteVechio，以说是其最雄心勃勃的芯片计划。借助TSV和Intel独特的EMIB技术，实现了超大规模的2.5D和3D互联和封装。半导体行业对下一代超高密度封装和互联的强烈需求，以满足人工智能高性能计算的需求。在这种情况下，我们认为N3XT3DMOSAIC从学术角度给出了未来相关技术的进化路线图，其中至少有一部分(如3DMOSAIC)将在未来几年内投入商业，随着更多的研究和验证，碳纳米管技术有望在稍远的时间正式进入商业。

在中国，相关碳纳米管技术在学术界也有很好的研究积累，北京大学彭院士等团队也在世界顶级期刊上发表了非常有影响力的研究成果。超大规模高密度3D集成是一项系统工程，需要半导体技术和设备、先进的包装技术和电路架构协调发展，我们希望中国相关技术能够从当前碳纳米管设备单点突破真正扩展到系统突破，同时与半导体OEM和包装行业的发展，以便在下一代基于新一代设备和包装技术的半导体新范式，可以有足够的技术积累来引领整个技术趋势的发展。