页面加载中，请稍候
来源:第三代半导体风向发布时间:2021-11-09348浏览
询问 AI最近，碳化硅又有技术创新——台湾企业研发了新的封装技术，量产了全球最小的SiC SBD，散热能力提升了140%，成本可下降50%。
全球最小SiC SBD诞生
效能提升100%，成本下降50%
据日本媒体11月8日报道，台湾智威科技宣布，他们与日本SiC器件厂商联合开发了一种创新封装技术，成功量产了650V-1200V、10-40A的SiC SBD产品，目前仅在日本和台湾出售。智威科技表示，“这是世界上最紧凑的SiC器件”，2家公司自2017年开始投资研发这项封装技术，智威科技已做好月产500万颗的准备，并计划在2022年扩大规模。
智威科技是如何缩小SiC SBD体积？据智威科技董事长钟宇鹏介绍，传统的SiC SBD封装是通过细金线或铝线连接，这种封装技术会大幅降低效率，增加可靠性风险，而且需要使用许多导线来弥补导通的不足，使得可靠性控制更加困难。而智威科技是透过相当厚的铜基板，来解决SiC SBD的散热和电气问题，从而大大提高了长期使用的稳定性和环境温湿度变化的可靠性。
根据实测数据，智威科技的封装方法有4个好处：可以将SiC效能提升50-100%；全区采用高散热铜基板，其散热板面积比达到150-180%，散热能力相比传统方式提升了40-120%；碳化硅零件总成本可降低30-50%；易于实现多芯片封装、系统级封装，体积可降至传统封装的10-30%。京都大学沟槽SiC MOS
成本降60%，性能提升600%！
前不久，“三代半风向”刚介绍了日本京都大学的沟槽型SiC MOS新技术（.点这里.）。
京都大学运用了一种独特的氧化膜方法，制备了沟槽型SiC MOSFET。结果发现，其道迁移率方高达131cm2Vs，相比传统方法提升了6倍以上，性能提升6至80倍。最重要的是，整个SiC MOSFET的导通电阻可以降低一半左右，因此在额定电流相同的情况下，芯片尺寸可以减半，这将降低约60%的成本。住友液相外延法
6英寸、“无缺陷”、速度提升5倍！
8月5日，日本住友介绍了他们碳化硅晶体液相外延法的最新进展——他们利用一种所谓的MPZ技术，成功开发了6英寸的SiC单晶衬底，无缺陷区（DFA）达到99%。据介绍，住友是通过4个方式实现这一效果。1、选择了Si-Ti和Si-Cr溶剂，成功将SiC单晶生长速度提升至2mm/h（2000μm/h），相比之下，PVT法的生长速度约为400um/h。2、采用弯液面方式以及借助仿真技术，抑制多晶和溶剂夹杂缺陷，从而使得不良晶体不会出现在溶液中和石墨坩埚内壁，可实现近100小时的长时间生长。3、使晶体的生长界面向内弯曲，导致溶液流与台阶向前移动的方向相反，从而显著降低表面粗糙度。4、第四，在气氛气体中加入少量的氮，对 SiC 晶体进行氮掺杂，使得晶体比电阻几乎与PVT法相同——N型晶体的电阻率为15-20mΩ∙cm。丰田Dynamic AGE-ing
实现6英寸零缺陷衬底
3月1日，丰田通商对外宣布，他们联合日本关西学院采用Dynamic AGE-ing技术，成功开发了“零缺陷”的6英寸SiC衬底（.点这里.）。据介绍，Dynamic AGE-ing是一种将热蚀刻和晶体生长集成在一起的非接触式纳米控制工艺技术，通过将SiC衬底置于1600℃至2100℃的超高温气相环境中，该技术就可以自动将原子排列在表面上，从而就能够彻底去除加工应变层，而通过阻止BPD还可以实现零缺陷。
Griffith大学：
量产12英寸硅基碳化硅二极管
6月16日，澳大利亚的Griffith大学在官网宣布，他们通过采用一项新的SiC晶片新技术，在12英寸硅衬底上，成功开发了更高效、更低成本的SiC二极管（.点这里.）。Griffith大学主要采用了2项关键技术，使得制备的3C-SiC平均厚度为51nm，整个晶片上的标准偏差为0.3nm，其厚度不均匀性约为1%或以下。第一个关键技术是热壁垂直低压化学气相沉积 (LPCVD) 反应器，这种独特的反应器能够每次运行可容纳50片300mm硅晶片。第二个关键技术是低温沉积结合交替供气方法，使得Si和C原子以交替脉冲形式供应。
东芝SiC MOSFE：
可靠性提升10倍，电流增加100%
6月份，东芝发布了3.3kV的SiC MOSFET，在不牺牲可靠性的同时，又将电流增加了1倍，将导通电阻降低了20%（.点这里.）。通常，源漏之间的PN二极管通电时，会使SiC MOSFET带电，造成导通电阻产生变动，进而有损于器件的可靠性。为此，东芝开发了一种SBD嵌入式MOSFET结构，可在抑制导通电阻增大的同时，将器件可靠性提升10倍以上。
根据测试结果，在175℃时，这种3.3kV SiC MOSFET的电流密度是东芝现有结构的2倍以上，而且可靠性不会损失。在室温下，该结构还可将3.3kV SiC MOSFET的特定导通电阻降低了约20%，将1.2kV SiC MOSFET的特定导通电阻降低了约40%。英国华威大学：
超结SiC SBD实现最低导通电阻
今年6月，英国华威大学宣布，他们通过超结技术开发了1700V的SiC SBD，实现了2045V击穿电压，同时导通电阻仅为0.73mΩcm2，打破了日本的最低导通电阻纪录。
根据华威大学的论文，研究人员是采用侧壁注入的方式，制作了SiC超结肖特基二极管，这种方法克服了传统超结碳化硅器件结构的一些复杂制造挑战，从而确保了这种器件未来的可实际生产，有望使SiC功率器件参与到新的和更高电压的应用领域。日本AIST：
突破SiC MOS单芯片集成
今年5月底，日本国立产业技术综合研究所（AIST）对外公布，他们成功将SiC MOSFET和SiC CMOS进行了单芯片集成，“这是全球首次突破”，电流提升了4倍，可以做到1500V高压绝缘。
据介绍，AIST开发出了独特的SiC功率MOSFET结构——IE-MOSFET，将IE-U MOSFET作为垂直MOSFET，在IE-U MOSFET通用的p型层上形成CMOS驱动电路，在几乎不改变制造工艺的情况下形成了外延嵌入沟道。结果，成功地将 p 型 MOSFET 的输出电流增加了4倍。同时，通过以与IE-U MOSFET相同的耐压结构形成SiC CMOS，AIST成功地使CMOS驱动电路与1500 V的漏极电压进行了绝缘，而无需增加新的制造工艺。NCSU大学:
新工艺大幅降低器件价格
今年，北卡罗来纳州立大学（NCSU）公布了一项碳化硅技术——PRESiCETM工艺，目标是将碳化硅器件的价格降低至硅晶圆的1.5倍。
据介绍，PRESiCETM技术主要特点之一是使用了10次掩膜工艺。据测算，PRESiCETM制造的碳化硅功率MOSFET的测量数据显示：90％的器件的最大导通电阻小于典型值的1.3倍，良率超过90％，其阈值电压也处在数据表要求的+/- 30％之内。东芝：
将量产单芯片SiC MOS驱动IC
10月29日，日本东芝公司在其官网宣布，他们成功开发了“全球首颗“单芯片驱动IC，可将碳化硅驱动器的噪声降低高达51%，而且可将电机功耗降低25%。
东芝通过将模拟和数字电路封装在一起，用模拟电路去检测碳化硅器件的电压和电流，然后根据检测结果，用数字电路去切换控制方法。通过这个单芯片驱动IC就可以实现最佳控制效果，而无需使用大量分立器件。而且它还具有用于存储控制方法的存储器。AIST开发SiC抛光技术
速度提升12倍
8月份，日本产业技术综合研究所（AIST）宣布，他们开发了一项SiC晶片高速抛光技术。该技术采用了2种设备：固定磨粒平台、高速高压研磨装置。
结果证实，新技术的抛光速度比使用研磨液的典型加工方式快了大约12倍。同时，采用新技术，抛光后的SiC晶片Ra约为0.5 nm，实现了与传统镜面研磨工艺相同的表面质量。此外，技术能够同时加工多个 SiC晶片，因此还可以可以降低加工成本。Pre-Switch：
3颗 SiC MOS使逆变器效率超99.3%
4月20日，Pre-Switch公司宣布，他们仅使用3颗分立的低成本35mΩ SiC MOSFET，就可以将200kW的逆变器效率提升超过99.3％。
据介绍，采用该公司的Pre-Switch AI技术，客户能够从有损、昂贵的硬开关方案，过渡到高效的软开关设计，开关频率可以提高10倍，产生几乎纯正弦波的输出。在Pre-Switch AI算法中，系统温度的变化、设备性能下降、输入电压变化和突然的电流摆幅都得到了考虑和优化。瀚天天成：
碳化硅超结深槽外延工艺
3月3日，瀚天天成、电子科技大学、中国科学院相关院所、重庆伟特森电子通过产学研联合攻关，突破了碳化硅材料深槽刻蚀填充的世界性难题，成功研发出具有优越填隙能力的碳化硅超结制造工艺。
据了解，电子科技大学陈星弼院士发明的超结器件，突破了传统比导通电阻Ron,sp和击穿电压VB之间的Ron,sp∝VB2.5“硅极限”关系，使其降低至Ron,sp∝VB1.32，甚至Ron,sp∝VB1.03的准线性关系，被国际上盛誉为“功率器件的里程碑”。国基南方：
SiC MOS突破3大关键工艺
4月25日，《新闻联播》中电国基南方集团有限公司的SiC MOSFET技术成果。据介绍，国基南方的WM1A系列碳化硅MOSFET产品，突破高温高能离子注入、高迁移率栅氧化、激光退火等关键工艺，填补国内多项技术空白。台湾工研院:
超音波&电浆辅助加工技术
今年，台湾工研院发布了“超音波&电浆辅助加工技术”，它可以将4英寸碳化硅晶圆的材料移除效率提升36倍，而且加工后的表面粗度Ra仅为1-2nm，这大幅降低了薄化设备的成本。同时，碳化硅的抛光速率也提升了5倍以上，能够将加工成本降低50%左右。据介绍，超音波辅助轮磨主要针对晶圆立式高耗数轮磨制程(>8000号)，通过导入超音波振动机制，来降低砂轮填塞，并增进砂轮自锐功效。
同时，台湾工研院在传统CMP中搭配大面积大气电浆系统。电浆辅助加工是一种电浆氧化、蚀刻的工艺，可以促使SiC晶圆表面软化或形成气态物种脱离表面，从而提高抛光加工制程的移除率。新闻来源：第三代半导体风向，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
暂无评论哦，快来评论一下吧！
2026-06-12
2026-07-14