Silicon Labs挑战大批量时钟市场，发布高性能4－PLL时钟IC应对光网络挑战

新增100多款时钟IC产品满足大批量市场需求

近日，Silicon Laboratories公司（芯科实验室有限公司）宣布对时钟IC产品组合进行重要扩展，以满足市场对具有成本效益和可编程定时元器件的强劲需求。该公司新增添了100多款时钟发生器和时钟分配器产品，可满足对成本敏感、有大批量生产需求的消费、工业、通信和嵌入式领域的应用需求。这项时钟产品组合的扩展，得益于最近对SpectraLinear公司的收购，如此，Silicon Laboratories可提供覆盖范围最广泛的混合信号低抖动时钟、缓冲器和振荡器等产品。

Silicon Labs新增加的时钟发生器和缓冲器产品，具有最低功耗、最小尺寸和最好的频率灵活性，主要针对400MHz以下对成本敏感的应用需求。该系列的时钟发生器比其它同类时钟产品低20%到40%的功耗，最大限度的扩展了便携式应用中的电池寿命。同时该系列时钟发生器的封装尺寸也比竞争对手的产品小30%，单输出和双输出封装的最小尺寸仅1.8mm×2mm，这些极小的时钟发生器成为空间受限的便携式和消费类应用的理想选择。

可用的1至4路PLL时钟发生器架构具有高灵活性，可匹配各种应用对成本和性能的需求。灵活的时钟架构可通过工厂定制优化抖动性能、功能和系统成本。Silicon Labs公司为客户提供友好的产品配置和订购服务，可适应设计后期对时钟参数的变化，从而能够提供之前其它厂商无法提供的大批量定制定时IC解决方案。

新型时钟发生器提供的上升/下降时间、输出阻抗、展频范围、输出偏斜和频率范围，配置能力为其它方案的2倍以上，实现了同类产品最佳的电磁干扰（EMI）抑制技术。这些可轻松定制的信号参数减少了EMI问题，有助于缩短产品上市时间。

关注大批量市场，寻求均衡发展

Silicon Laboratories公司定时产品总经理Mike Petrowski先生认为，定时元器件市场巨大，预计2011年市场总值达25亿美元，且正以个位数速率增长。在多元化的市场竞争中，大批量市场仍有着很好的发展机遇。他说：“我们分析在计时元器件市场上，大批量生产市场能够占到30%-35%的市场机会；而对于中端市场的市场机会大概占到35%-40%；高端市场略少一些，大概在25%-30%这样一个水平。”

作为一家从高性能振荡器开始起步的公司，Silicon Labs公司正在逐步地开始向中、低端市场渗透，Mike Petrowski先生向我们介绍了公司近几年的发展路线图；“Silicon Labs最开始就是从高性能的振荡器开始做起的，我们在这个市场已经有10年的从业经验了，也拥有了很强的市场地位。然后，从高端市场出发，我们开始不断进军中端市场，进入中端的振荡器和计时时钟元器件市场，三年前我们就推出了这方面的产品系列。今年公司也开始进入低端的大批量需求市场，我们收购了SpectraLinear来丰富我们的产品系列，同时内部也在开发MEMS等技术。Silicon Labs公司已经具备了非常全面的产品系列，可以适应市场上各种方面的应用。可以说我们在高端市场已经做得非常成功了，未来几年的发展重点，应该是在大批量市场扩展这方面的业务。大批量生产市场的容量非常大，同时成本也非常低。而对于高端市场来说，也许你们会认为它的用量会非常小，但是我们公司在这占得比例是非常的大的。所以我们也会寻求一个均衡的发展。”

和很多厂商先进入低端产品市场，再向高端市场渗透的战略相比，Silicon Labs公司选择了一条截然相反的道路，为什么会选用这样的企业战略呢？Mike Petrowski先生回答说：“我认为在一个市场中，我们首先占领了高端，再往低端市场拓展会更容易得多。而反之，从低端再往高端走就要困难的多。众所周知，对于高端产品设计非常的复杂，要求也非常的高，例如，我们在DSPLL架构上就拥有50项专利技术。此外，在低端市场竞争对手会很多，而在高端市场做好的厂商就非常的少。也有一些竞争对手希望复制我们的设计，但是他们却达不到相关的抖动性能要求。说到底，我们需要一只非常有竞争力，非常有实力的工程师队伍，能够将我们的需求清晰的表述出来。”在强调工程团队的重要性的同时，他同时也明确了不同性能的产品对于工程师的提出的挑战也是不同的。“对于高端产品，工程师们不用考虑太多的成本控制和能耗的控制，而更多的是考虑如何提供更高的性能，这已经形成了他们思维的定式了。但现在进入低端的市场，我们要考虑更多的是成本控制、能耗控制以及封装尺寸的控制。这些都需要我们具备很好的工程师团队，以及并帮助工程师清晰地了解用户的需求。有了这样的基础后，我相信我们能够提出很好的解决方案。”他说。

Mike Petrowski先生对于公司未来在定时器领域的发展前景充满了信心：“在计时元器件这样庞大的市场中，我们也有长期的市场规划。同时，我们也相信这个市场的潜力，相信我们的工程师团队有实力来做好这个市场。我们认为可以推出一些好的解决方案，甚至有可能改变整个业界的生存环境。之前我们公司在其他的领域也有一些先例，即使有些市场已经相对比较成熟了，但我们仍愿意进入这个市场，提出一些创新来改变它的竞争格局。”

全新高性能4-PLL时钟IC应对光网络挑战

Silicon Laboratories此番还推出高性能、高集成度的时钟IC，以应对具备复杂时钟要求的高速光传输网络（OTN）应用。公司宣称，利用Silicon Labs专利的DSPLL技术，新推出的Si5374和Si5375是业界第一款集成了四个独立高性能锁相回路（PLL）的单芯片时钟IC，它所提供的PLL集成是其它竞争解决方案的两倍，抖动则低了40%。

OTN是下一代协议（ITU G.8251和G.709），以更具效率的方式在光网络上提供多样化的服务，成为边缘路由器、波分复用（WDM）传输装置、电信级以太网和多重服务平台的理想解决方案。OTN应用面临了复杂的时钟挑战，因为它需要多个非整数相关频率的低抖动时钟。Silicon Labs Si537x元器件有四重DSPLL，可产生多达八个低抖动输出时钟，简化任何协议、任意端口的10G、40G和100G OTN线卡设计。

DSPLL时钟倍频器可分别配置，并可从2kHz到710MHz的输入产生从2kHz到808MHz的任意频率。这种优异的频率弹性可降低多协议OTN线路卡的成本与复杂度，因为它把多重抖动消除时钟IC的需求降到最低。Si537x元器件具备0.4ps抖动性能，其弹性DSPLL架构可简化高速PHY参考时钟。因此，OTU3和OTU4的应用便无需使用分立式基于VCXO的PLL。

谈到DSPLL技术时，Mike Petrowski先生介绍说：“我们的DSPLL技术除了简单的集成外，还有其它的几点突出的技术优势。首先，它有助于提升时钟的倍频功能，可以把一个频率，通过倍频变成任何频率；其次，大部分的PLL架构都比较简单，它只能够进行整数的倍频，或是比较简单的分数倍频。但是DSPLL就不一样，它的功能非常先进，可以把一种频率转换成任何一种频率，中间不受任何限制。这样的技术对电信业的应用是非常重要的，因为在电信业的应用中，他们往往会有一个固定的参考频率，然后需要将这个频率转化为多个不同频率。”

Si537x元器件不需要分隔上行低带宽PLL，即可精准地锁定间隔的时钟输入，而这也是OTN线路卡对时钟的重要要求。其它的电信级功能还包括可与SONET兼容的抖动峰值（最大为0.1dB），创新的无中断切换能力则能将参考切换时的输出时钟相位瞬变降到最低。每个DSPLL引擎都具备完全集成的回路滤波器，可支持低至4Hz的使用者编程带宽，得以一并达成漂移过滤和抖动衰减，并可针对每个波段来配置。

Si5374元器件有八个输入时钟和八个输出时钟，Si5375则为需要较少时钟的应用提供了四个输入时钟和四个输出时钟。凭借着四重DSPLL的组态，一个Si5374时钟可以同时产生不同的频率，可实现集多功能于一身的设计，其可同时支持SONET/SDH、1/10/100G以太网、1/2/4/8/10G光纤网、3G/HD SDI视频，以及其它的协议。

Si537x时钟提供了便利的升级渠道，使客户得以从Silicon Labs的Si5319/26抖动衰减时钟，转换到集成度更高的抖动消除时钟解决方案，进而将材料清单成本与复杂性降到最低。在高端口数10G/40G/100G OTN线卡应用上，Si537x时钟元器件可有效以单一元器件取代四个时钟元器件。