打造高效率笔电用电源转换器

返驰式(Flyback)转换器是笔记型电脑用电源转换器(adapter)最常被使用的架构，相较于其他电路架构，其拥有较少元件数、较高可靠度以及较低成本等优势。然而，传统的定频返驰式转换器在开关导通瞬间是硬切换，而準谐振(QR)返驰式转换器虽然能降低硬切换损耗，但其切换损耗都是提高效率的瓶颈，尤其是在高电压输入情况下更为严重。

为了因应节能和日渐严峻的效率规範要求，如何做到更高效率以及达到更高功率密度一直是电源设计努力的方向，有鑑于此，本文提出一个可以实现零电压切换的返驰式架构，降低返驰式转换器在切换时的硬切换损耗，进而提高效率和功率密度，使电源转换器能朝向更小型化设计的趋势迈进。

返驰式转换器电路架构及动作塬理

返驰式转换器电路如图1所示，在笔记型电脑的电源应用中，产品性能的提升可藉由提高切换频率来支援瞬间大功率输出，以及降低切换频率来符合轻载的功耗规範。

图1：返驰式电源转换器电路架构

图2是定频返驰式和準谐振返驰式的切换波形比较，由图中可见定频返驰式转换器在切换时会随机切换至不同的谐振电压，而準谐振可以切换在谐振电压的谷底以降低切换损耗，但即使是如此，切换损耗仍为限制效率提升的瓶颈，尤其是当输入电压提高时，所能谐振的波谷电压也相对提高，造成较高的切换损耗。虽然提升一、二次侧的圈数比可得到较低的波谷电压，但是却换来较高的二次侧反射到一次侧的电压(Vref)，而造成一次侧需要选择较高耐压的功率开关，使元件成本上升，但效率却没得到相对的提升。

图2：定频返驰式和準谐振返驰式的切换波形比较

零电压切换返驰式转换器等效电路分析

图3为本文提出的零电压切换返驰式转换器，相较于传统返驰式转换器，它仅需增加一组线圈、一个低压功率电晶体和低压电容，即可将传统返驰式转换器硬切换的行为转换成软切换，有效地提升整体的转换效率。

图3：零电压切换返驰式转换器等效电路

图4：零电压切换返驰式转换器波形

图5：零电压切换返驰式转换器动作塬理

图4为零电压切换返驰式转换器波形，由上至下分别为主功率电晶体(QGD0)的端电压(VDS)、一次侧激磁电流(i_mag)、一次侧主功率电晶体(QGD0)的闸极电压、二次侧功率电晶体(QSR)的闸极电压及一次侧辅助功率电晶体(QGD1)的闸极电压。

转换器的动作塬理如图5所示，分别为(a)(b)(c)(d)(e)五个步骤，以下针对每一个时序步骤进行分析。

t0~t1：在t0时刻，主功率电晶体(QGD0)关断后，同步整流功率电晶体(QSR)会在一个短的空白延迟时间后导通，其将主功率电晶体(QGD0)导通时于变压器储存的能量传递到输出端，同时也对辅助电容进行充电。

t1~t2：在t1时刻，当去磁电流变为零时，二次侧功率电晶体(QSR)关断，一次侧线圈电感Lp和主功率电晶体(QGD0)等效电容(COSS)将会发生谐振。主功率电晶体(QGD0)的电压将会谐振到介于(Vbulk + Vref)到(Vbulk-Vref)。

t2-t3：辅助功率电晶体(QGD1)在t2导通，此时一次侧激磁电流(i_mag)为负方向流动，其辅助电容透过辅助功率电晶体(QGD1)于变压器储存能量，在这期间主功率电晶体(QGD0)的端电压(VDS)箝位到(Vbulk + Vref)。一旦激磁电流达到负向峰值(i_zvs_pk)时让辅助功率电晶体(QGD1)关闭。

t3~t4：在t3时刻，磁化电感电流将继续反方向流动并释放储存在COSS中的能量，其主功率电晶体端电压(VDS)下降的幅度由配置t3~t4的持续时间来控制。

t4~t0：当t4时刻，主功率电晶体(QGD0)的端电压(VDS)达到其最小值，此时导通主功率电晶体(QGD0)来达到零电压切换。

由上述动作塬理可知，此架构之零电压切换为操作于非连续电流模式(DCM)，当操作于连续电流模式(CCM)时，其行为模式和传统返驰式的架构相同。

实验数据

本章节实验将以英飞凌科技的IDP2105为例实现零电压切换返驰式转换器，其具有双闸极输出与参数可调的功能，可提高设计此架构的便利性。以下实际製作一个65W电源转换器，表1为对应之规格，图6为此实验的线路图。

表1：65W电源转换器规格

图6：65W电源转换器线路图

表2是115Vac/ 230Vac的效率及空载功耗测试数据，其在115Vac的平均效率为91.64%及230Vac平均效率为92.38%，另外也测试在10%负载的效率，115Vac为88.99%及230Vac为88.39%，在空载功耗时，115Vac是55.3mW，230Vac是83.8mW。

表2：115Vac/ 230Vac效率及空载功耗

图7为实际测试一次侧主功率电晶体端电压(VDS)、一次侧主功率电晶体(QGD0)的闸极讯号以及一次侧零电压辅助功率电晶体的闸极讯号(QGD1)之波形，由波形可以发现，在一次侧主功率电晶体闸极讯号产生前，提供一个辅助功率电晶体的讯号，可以有效地降低功率元件导通前的端电压(VDS)来达到较低的切换损失，当辅助功率电晶体提供较宽的闸极导通讯号，可以在变压器储存较多的能量，搭配在主功率电晶体闸极讯号提供前的延迟时间，可以将主功率电晶体的端电压降至零电压。另外需要考虑输入电压的变化範围，较高的输入电压会有较高的主功率电晶体端电压，意谓着要在变压器储存更多的能量，才足以将主功率电晶体端电压降到零电压。

图7：实验波形(360Vdc/ 2.5A) CH1:VDS;CH2: QGD0 gate;CH4:QGD1 gate

图8和图9分别是110Vac和230Vac的波形差异比较，两者提供不同宽度的辅助功率电晶体之闸极讯号，使得110Vac和230Vac皆能将主功率电晶体的端电压降至低电压进行切换。

图8 实验波形(110Vac/0.5A) CH2:VDS;CH4: QGD1 gate

图9：实验波形(230Vac/0.5A) CH2:VDS：CH4: QGD1 gate

结论

本文介绍零电压切换之返驰式转换器及其架构动作之塬理，此架构相较于传统返驰式转换器，仅须增加一辅助绕组与低压功率电晶体元件。由实验波形可知主功率电晶体于几近零电压时切换，将切换损耗降至最低，因此可减少散热片面积，进而达到高效率与高功率密度之目标。

本文由大比特资讯收集整理(www.big-bit.com)