赛灵思发布业界首个完整的数字前端（DFE）设计加快无线基站3GPP LTE射频开发

    基于Virtex-5 FPGA的新参考设计为更快、更低成本地开发3GPP LTE射频子系统提供了高性能低功耗可编程平台

    全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx， Inc. ）今天宣布推出优化的完整数字前端（DFE）设计，帮助设计人员实现更快速、低成本3GPP LTE无线通信系统的开发。这是专门针对高性能3GPP LTE射频应用的业界第一款DFE设计。该设计不仅能够降低总功耗，同时其高可扩展能力还能够支持从大型多扇区宏单元（multi-sector macrocell）基站到超微型基站的多种应用。 

    赛灵思3GPP LTE设计支持基于业界应用最广泛的高性能FPGA系列 — Virtex-5 FPGA的全功能可编程开发平台。该LTE DFE平台包括：高度优化的数字上变频（DUC）、数字下变频（DDC）以及削峰（CFR）模块，从而共同构成一个完整的LTE射频子系统。平台兼容赛灵思公司现有的数字预失真（DPD）设计，因此系统架构师可快速开发和集成高性能商用LTE系统的所有数字系统单元。同时，利用这一平台，设计人员可以在比采用传统专用标准器件（ASSP）和专用集成电路（ASIC）短得多的时间内完成系统设计。而此前的LTE开发系统都无法做到这些。 

    赛灵思公司射频和无线接口产品高级产品经理David Hawke表示：“在未来的几年时间里，LTE势必成为主要的无线标准，开发人员必须保证在机会来临时，迅速提供开发商试用所需要的产品，否则很容易错过稍瞬即逝的市场机会。我们的DFE参考设计帮助设计人员更加轻松地充分利用赛灵思公司开发的系统知识、技术支持和优化技术，并将其应用于自身的3GPP LTE产品开发之中，从而大大节约工程成本、降低总体系统功耗并加快产品推出的时间表。” 

    灵活的高性能3GPP LTE平台 

    今天，基站总成本中，射频部分占高达60%，同时这部分成本在产品整体生命周期中发生的运营支出中也占了很大部分。赛灵思3GPP LTE平台充分发挥Virtex-5 FPGA的嵌入式高性能、低功耗数字信号处理能力，从而帮助运营商在开发和运营LTE射频设备时能够大幅降低成本。 

    高度可配置的赛灵思的LTE DFE设计能够支持七种单载波和多载波实现方式，包括单载波5、10、15和20 MHz带宽、双载波5和10 MHz带宽以及四载波5 MHz 带宽。 每种配置都提供优化解决方案，因此设计人员可以根据自己的系统要求选择最适用的实施方案，不需要在设计方面做出牺牲就可以降低总体系统成本和功耗。利用业界领先的Xilinx System Generator for DSP工具套件，可以方便地对设计进行定制，以满足企业特定的3GPP-LTE射频应用。 

    价格和供货情况 

    3GPP LTE参考设计包括全面的应用指南和设计文档，如Virtex-5器件架构、测试向量和脚本等。设计人员利用这些资料可以在The MathWorks MATLAB® 环境中快速评估设计性能。同时还提供了将参考设计集成到目标系统设计的详细指导。