借助Mentor工具 Kalray完成256核处理器28nm SoC设计

近日，Mentor Graphics公司宣布Kalray公司已经完成了其多功能处理器阵列集成电路的设计。该集成电路具有1.6亿个门和30亿晶体管。该设计是在Mentor Graphics公司的功能验证、物理设计、物理验证和可测试性设计流和Questa、奥林巴斯soc、Calibre和Tessent产品套件的基础上完成的。

Kalray公司的CEO Joel Monnier说到，“在引领过程节点中承担这样一个项目，整个过程的每一步都需要最佳工具。我们的设计方法是基于多级分层的方法，而这样做的目的是为了优化性能、利用模块化和重复性设计并克服实现复杂度。Mentor Graphics公司的无缝工作工作平台是一个明确的生产力增强剂，但这种规模对每一个需要有特性、速度、准确性和容量的工具而言也同样重要的。Mentor公司也是其他合作伙伴最信任的EDA公司，毕竟其产品质量与服务以及设计的及时性都是一流的，当然这也包括大批量生产制造。”

Kalray公司 MPPA-256多核处理器是一个256核的SoC，具备47MB的内存芯片。它使用28nm制程工艺技术实现，包括16个处理器的16个丛集排列，并通过高速低延迟网络芯片彼此通讯，就像是数据中心的大型集群计算机一样。多个 MPPA 晶片可透过 Interlaken 介面在PCB板级实现互连，以提高处理器阵列的尺寸与性能。MPPA多核处理器的目标市场是嵌入式计算机市场领域，如图像和信号处理、科学计算、数据安全、工业、航空和运输等。

Kalray公司采用基于OVM的功能验证方法，使用Mentor公司的Questa产品(该产品能提供支持Questa验证IP库中的AXI协议)。对物理设计(布局)而言，Kalray公司使用奥林巴斯SoC 布局布线系统。因为该系统具有多线程布线和时序分析、具有基于多电压流的多角多核模式、内部具有内置Calibre signoff。Calibre平台包括Calibre 纳米LVS和DFM平台。该平台因其大容量和高可靠性而受到广泛应用。Kalray公司能够在具有160个CPU的多线程模式上运行DRC，以达到减少周转时间的目的。Kalray公司选择Tessent silicon测试平台用于存储器内置自测的实现以及高压自动测试模式的生成。

kalray公司的设计运行在多达160个处理器的多线程模式下，能够减少周转时间。kalray选择tessent硅试验存储器内建自测试的软件平台和高压自动测试模式生成，两者都能做到固定和高速过渡故障测试。

Mentor Graphics公司市场和渠道总经理Pravin Madhani说，“ 虽然在先进的技术节点上设计尺寸复杂度不断增加，但上市时间却保持不变甚至更短。Mentor 公司的设计实现、测试和验证平台确保了设计时间的可伸缩性、可靠性和可预测，也使得复杂SoC上市时间有了很大的改变。”