新思科技推出SoC处理器核心之优化设计套件

新思科技(Synopsys)近日宣布，为协助各式处理器核心的优化设计实作，将扩充DesignWare双重嵌入式存储器(Duet Embedded Memory)以及逻辑库IP(Logic Library IP)之产品组合，成为新的DesignWare HPC(高效能核心)设计套件(Design Kit)，其内容还包含高速及高密度存储器实体(memory instance)和标准元件库(cell library)，让SoC设计人员可实现芯片内(on-chip)CPU、GPU及DSPIP核心的最佳化，让速度、面积及功耗达到最佳水准，或根据不同应用状况让三者达成最佳平衡。

Imagination Technologies公司IMGworks SoC设计执行副总裁MarkDunn表示：“利用新思科技的存储器和标准元件程式库，我们的IP核心在面积及功耗实作上有显著提升。我们利用新思科技HPC设计套件的元件和存储器，打造PowerVRTM Series6 GPU核心。整体而言，我们成功地减少动态功耗(dynamic power)达25%、缩小面积达10%，甚至在某些区块(block)还能实现14%的面积缩减率。此外，我们也建立一套修正设计流程，协助提升30%的实作周转速度(implementation turnaround time)。”

新思科技完整的DesignWare IP产品组合包含经硅晶验证(silicon-proven)的嵌入式存储器编译器(memory compiler)和标准元件库，可支援各式晶圆厂并满足180至28nm工艺的需求，目前市面上已有超过30亿个芯片使用新思科技的技术。DesignWare嵌入式存储器及元件库双重组合包含所有实体IP要件，如:标准元件、SRAM编译器、寄存器文件(register file)、ROM、 数据通路库(datapath library)及功耗最佳化工具(Power Optimization Kit，POK)，用以进行完整的SoC实作。

此外，新思科技尚提供其他选项:超电压/低电压(overdrive/low-voltage)之工艺、电压和温度(process,voltage and temperature，PVT)边界(corner)、多重频道元件(multi-channel cell)以及存储器自我测试(memory built-in self-test，BIST)和修复(repair)等。DesignWare HPC设计套件新增效能、功耗、面积最佳化的标准元件和存储器实体，以因应先进CPU、GPU和DSP核心对速度和密度的特殊要求。

芯源公司(VeriSilicon)设计统筹副总裁李念峰表示：“用于处理器核心实作的实体IP对于芯片设计的功耗、效能及面积影响甚巨。在影响实现最佳实作的因子中，就主要CPU核心的hardening过程而言，DesignWare双重嵌入式存储器和逻辑库是协助我们达成效能精进的最大功臣。新的DesignWare HPC设计套件包含我们所需的特殊元件及SRAM，能协助先进处理器核心实现最大效能，同时缩小面积并降低功耗。”

CEVA行销副总裁Eran Briman表示：“举凡智能手机、平板电脑、智能电视和基站等先进电子产品都需要DSP，而每种产品对于最佳化的需求不一，除了实现最佳效能外，设计人员仰赖我们的DSP核心以尽可能减少功耗并缩小硅晶面积。我们期待继续与新思科技合作，协助共同客户达成严谨的设计目标。”

HPC设计套件包含快速快取存储器(cache memory)实体以及经效能校正之触发器(flip-flop)，可提升DesignWare双重套装组合的速度达10%。为了减少动态功耗、漏电功耗以及晶格面积(die area)，新的套件提供面积优化、多位元之触发器和超高密度双埠SRAM，能缩小面积及功耗达25%，同时维持处理器的效能。

此外，新思科技也提供优化设计流程脚本(scripts)以及专业核心优化咨询(包括FastOpt实作服务)，协助设计团队在最短时程内达成处理器及SoC的设计目标。

Imagination Technologies公司副总裁MarkDunn则补充说明：“凡使用我们公司IP的设计人员，不论是PowerVR绘图、视频，或是MIPS处理器、Ensigma通讯处理器等，都能因使用新思科技HPC设计套件而受惠，而这主要归功于双方长期的合作关系，以及新思科技为我们的客户所提供的服务。通过与新思科技的策略合作，我们将提供务实的解决方案，协助客户利用我们的IP，在最短的时间内完成最佳功效、功耗及面积的设计。”

新思科技IP及System行销副总裁John Koeter表示：“负责处理器核心实作的设计人员必须在速度、功耗及面积之中做取舍，以设法达成应用成品的最佳化。至于如何达成设计最佳化，实体IP扮演重要的角色。我们与各类处理器核心实作的客户及IP伙伴密切合作，以便了解达成最佳设计成效的方法，而这些合作的成果都反映在新的DesignWare HPC设计套件上。透过这些套装工具，设计人员可利用所需的特殊元件及存储器，让CPU、GPU及DSP核心实现速度、功耗及面积的最佳化。”

上市时间

针对主流28nm工艺的DesignWareHPC设计套件将于2013年7月上市。