Arm发布Artisan物理IP
来源:未知发布时间:2018-05-0926浏览
询问 AIArm宣布旗下Arm®Artisan®物理IP将应用于台积电基于Arm架构的SoC设计22nm超低功耗（ULP）和超低漏电（ULL）平台。台积电22nmULP/ULL技术针对主流移动和物联网设备进行了优化，与上一代台积电28nm HPC+平台相比，在提升基于Arm的SoC性能的同时，更显著降低功耗和硅片面积。
“本次发布的下一代工艺技术能够以更低的功耗、在更小的面积上满足更多的功能需求，”Arm物理设计事业群总经理Gus Yeung指出，“Artisan物理IP与台积电22nmULP/ULL技术的设计和制造成本优势相结合，将为我们双方的合作伙伴带来立竿见影的每毫瓦运算性能提升及硅片面积缩减两方面优势。”
针对台积电22nmULP/ULL工艺技术推出的Artisan物理IP包含了代工厂支持的内存编译器，针对下一代边缘计算设备的低泄漏和低功耗要求进行了优化。除此之外，这些编译器还附有超高密度和高性能的物理IP标准单元库，其中含有电源管理套件和厚栅氧化物元件库，以协助优化低泄漏功耗。另外，最新的物理IP还提供了通用I/O解决方案，以确保性能、功耗和面积（PPA）的全面最优化。
台积电设计基础架构市场部高级总监李硕表示：“Artisan 物理 IP使台积电能够加速流片（tape-out）时间，从而以更快的速度将针对主流物联网和移动设备设计的尖端SoC推向市场。基于双方在28nmHPC+平台合作上的成功，台积电和Arm不断致力于在功耗和面积方面提供显著的优化，进而为双方的合作伙伴提供在更多设备上实现更优边缘计算体验的可能。”
Arm物理IP是一套广受信赖并已获广泛应用的解决方案，每年由Arm合作伙伴出货的集成电路（IC）超过100亿个。台积电22nmULP/ULL工艺技术针对Arm物理IP的整合目前正在积极推进之中，致力于在2018年下半年为双方共同的芯片合作伙伴实现流片（tape-out）。
“本次发布的下一代工艺技术能够以更低的功耗、在更小的面积上满足更多的功能需求，”Arm物理设计事业群总经理Gus Yeung指出，“Artisan物理IP与台积电22nmULP/ULL技术的设计和制造成本优势相结合，将为我们双方的合作伙伴带来立竿见影的每毫瓦运算性能提升及硅片面积缩减两方面优势。”
针对台积电22nmULP/ULL工艺技术推出的Artisan物理IP包含了代工厂支持的内存编译器，针对下一代边缘计算设备的低泄漏和低功耗要求进行了优化。除此之外，这些编译器还附有超高密度和高性能的物理IP标准单元库，其中含有电源管理套件和厚栅氧化物元件库，以协助优化低泄漏功耗。另外，最新的物理IP还提供了通用I/O解决方案，以确保性能、功耗和面积（PPA）的全面最优化。
台积电设计基础架构市场部高级总监李硕表示：“Artisan 物理 IP使台积电能够加速流片（tape-out）时间，从而以更快的速度将针对主流物联网和移动设备设计的尖端SoC推向市场。基于双方在28nmHPC+平台合作上的成功，台积电和Arm不断致力于在功耗和面积方面提供显著的优化，进而为双方的合作伙伴提供在更多设备上实现更优边缘计算体验的可能。”
Arm物理IP是一套广受信赖并已获广泛应用的解决方案，每年由Arm合作伙伴出货的集成电路（IC）超过100亿个。台积电22nmULP/ULL工艺技术针对Arm物理IP的整合目前正在积极推进之中，致力于在2018年下半年为双方共同的芯片合作伙伴实现流片（tape-out）。
新闻来源：未知，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
