首次即成功！新思科技助力Achronnix新一代FPGA提前数月上市
来源:新思科技发布时间:2021-10-21972浏览
询问 AI
“Achronix的新一代7纳米Speedster7t FPGA可满足高性能应用所需的超大数据量处理需求。新思科技广泛的解决方案可帮我们将设计风险降至最低，满足了我们对于严格产品设计和精准上市时间的需求。新思科技的验证和金牌签核技术让我们的团队实现了更好的整体设计收敛，其DesignWare IP可快速实现集成，让我们提前数月完成了设计计划。”
——Chris Pelosi
硬件工程副总裁
Achronix
新思科技的DesignWare IP产品组合帮助Achronix完美的实现了Speedster7t FPGA对存储器性能和实时数据连接需求。与市面上其他解决方案相比，DesignWare Logic Library IP可将占用面积降低4%，时序提升8%，对于高速设计而言，这两项指标的提升至关重要。此外，DesignWare Embedded Memory IP（包括双端口SRAM）可降低Speedster7t FPGA的功耗，DesignWare DRD4 IP具有全面和广泛的可靠性、可用性和可维护性（RAS）能力。PCI Express（PCIe）5.0具有低延迟特性，可支持16条链路和512位数据路径宽度，因此可提供更大的带宽和更好的功耗效率。Achronix非常期待与新思科技的长期合作，并计划在其下一个设计中继续使用DesignWare IP。
在外形因子受面积和功率限制的情况下，新思科技的Fusion设计平台可帮助Achronix实现具有市场塑造力的高带宽计算所需的性能。测试、执行和金牌签核技术的融合使Achronix能够在系统性规模层面最大限度地减少设计余量，实现更好的整体设计收敛，帮助Achronix加速实现了首次硅验证。
新思科技的定制设计平台具有特定节点的特性，有助于减少设计、布局和模拟高性能定制电路在7纳米Speedster7t FPGA中耗费的时间和精力，极大提高了开发者的工作效率。
Achronix还采用了新思科技Verification Continuum平台中的关键功能验证产品来验证其FPGA。新思科技的VCS仿真解决方案可以加速仿真性能，其验证IP可提供更快的验证环境创建速度，VC SpyGlass RTL静态签核工具则提供了早期设计漏洞检测功能。
“超大规模数据中心的设计随着互联网流量的大幅增长而不断发展，因此需要结合高性能和低延迟解决方案来实现系统的总吞吐量，新思科技为Achronix等公司提供业界最全面的设计、验证和IP解决方案，可满足高性能计算设计的严格要求。”
——John Koeter
IP营销和战略副总裁
新思科技
新思科技拥有行业领先的解决方案
Achronix的Speedster7t FPGA配有一系列用于高带宽、人工智能/机器学习优化的高密度机器学习处理器（MLPs）。Achronix采用新思科技的多种解决方案取得了最佳收益，其中包括：●Fusion Design Platform
包括Design Compiler、IC Compiler II、PrimeTime、PrimePower、StarRC和SiliconSmart
●Custom Design Platform
配备Custom Compiler和PrimeSim Continuum
●IC Validator
●Verification Continuum Platform
配备VCS、VC SpyGlass和Verification IP（VIP）
●DesignWare IP
新闻来源：新思科技，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
