Mentor Graphics 增强对TSMC 7纳米工艺初期设计开发和10纳米工艺量产的支援

Mentor Graphics公司(纳斯达克代码：MENT)今天宣布，借由完成 TSMC 10 纳米FinFET V1.0 认证，进一步增强和优化Calibre®平台和Analog FastSPICE™ (AFS)平台。除此之外，Calibre 和 Analog FastSPICE 平台已可应用在基于TSMC 7 纳米 FinFET 工艺最新设计规则手册 (DRM) 和 SPICE 模型的初期设计开发和 IP 设计。

为协助共同客户能准备好使用先进工艺做设计，Mentor 为TSMC 10 纳米工艺改进物理验证工具，加速Calibre nmDRC™ sign-off 工具的运行时间，使其优于去年初针对 10 纳米精确度进行认证时的工具运行时间。Calibre nmLVS™ 工具已可支持10纳米工艺中新的组件参数抽取，以获取更精准的 SPICE 模型和自热仿真。同时，Mentor 还提升了Calibre xACT™ 解决方案的寄生参数精确度，并积极改善布局寄生参数抽取流程以满足 10 纳米技术的要求。

Calibre 平台还可帮助设计工程师提高设计可靠度和可制造性。在为 10 纳米工艺电阻和电流密度检查做了技术的改进后，现在 TSMC倚赖 Calibre PERC™ 可靠性验证解决方案做可靠度确认。在可制造性设计 (DFM) 方面，Mentor 添加了色彩感知填充和更精密的对齐和间距规则在Calibre YieldEnhancer 工具的SmartFill 功能中。此外，Mentor 还优化了Calibre DESIGNrev™协助芯片最后完工工具、Calibre RVE™ 结果查看器和Calibre RealTime 界面，为设计工程师在多重曝光、版图布局与电路图 (LVS) 比较以及电气规则检查 (ERC) 及可靠性验证方面提供更容易整合和除错功能。

如今，Mentor 和 TSMC 携手合作，将 Calibre 平台的多样化功能应用至 7 纳米FinFET 工艺中。Calibre nmDRC 和 Calibre nmLVS 工具已通过客户早期设计的验证。TSMC 和 Mentor 正扩大 SmartFill 和 Calibre 多重曝光功能的使用功能，为 7 纳米的工艺需求提供技术支持。

为获得快速、准确的电路仿真，TSMC 认证AFS 平台，包含 AFS Mega 电路仿真器可用于TSMC 10 纳米 V1.0 工艺。AFS 平台还通过了最新版 7 纳米DRM和 SPICE 可用于早期设计开发。

为支持10 纳米工艺先进的设计规则，Mentor 增强了包括Olympus-SoC™ 系统在内的布局布线平台，并且优化其结果能与sign-off 参数抽取和静态时序分析工具有相关性。这项优化也扩展至7 纳米工艺。

“我们将继续与 Mentor Graphics 合作，提供设计解决方案和服务于我们的共同客户，帮助他们在 7 纳米工艺设计方面获得成功，” TSMC 设计建构营销部资深处长 Suk Lee说。“通过携手合作，我们能支持10 纳米设计实现量产。”

“现今杰出的 SoC 设计工程师要能掌握最先进的工艺，需要晶圆代工厂和 EDA 供货商两者之间的紧密合作，”Mentor Graphics Design to Silicon 事业部副总裁兼总经理 Joe Sawicki 表示。“对于 TSMC 在其未来的生态系统策略上能继续利用已经证明具有高质量、高性能和全面性的Mentor 平台，我们感到非常荣幸。”