摩尔定律在半导体行业正在逐渐消失？

摩尔定律是由英特尔(Intel)创始人之一戈登·摩尔(Gordon Moore)提出来的。其内容为：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18-24个月翻一倍以上。这一定律揭示了信息技术进步的速度。

1965年，英特尔联合创始人戈登·摩尔观察到，集成电路的组件数量每12个月增加一倍左右。此外，每个价格最低的芯片的晶体管数量每12个月翻一番。在1965年，这意味着50个晶体管的芯片成本最低;而摩尔当时预测，到1970年，将上升到每个芯片1000个元件，每个晶体管的价格将下降90%。

随着更多的数据和一些简化，这项观察结果演变成了“摩尔定律”：每个芯片的晶体管数量每12个月增加一倍。

戈登·摩尔的观察不是由任何特定的研究或工程需要驱动的，只是对事实的如实反映。硅芯片行业注意到了这一点，并开始对其加以利用，不仅仅是将其作为一种描述性的、预测性的观察，而是作为一种约定俗成的定律：一个整个行业都应该达到的目标。

一切并非偶然。建造一个硅芯片是一个复杂的过程，需要用到来自许多不同公司的机件、软件和原材料。为了确保所有不同的部分都能协同兼容并遵从摩尔定律，计算机行业绘制了路线图，展示了为遵从摩尔定律所需要的科技和转型。麾下囊括了英特尔、AMD、台积电、Global Foundries和IBM的半导体行业协会(SIA)自1992年起开始发布路线图。1998年SIA与世界各地的类似组织共同合作制定了国际半导体技术发展路线图(ITRS)。最近的路线图发表于2013年。

摩尔定律的原始公式的问题很早就显现出来了。1975年，因为有了更多的经验数据，戈登·摩尔自己将定律进行了更新，将时间增加了一倍，从最初的12个月变成了24个月。30年来，简单的几何缩小，即使芯片上的每一处都缩小，保证了芯片稳定持续的缩小，与摩尔的预测相吻合。

21世纪初，这一几何缩小趋势已明显式微。但人们设计出各种技术手段来跟上摩尔定律曲线的步伐。90纳米工艺中用到了应变硅;45纳米工艺用到了新材料来提高硅上的每个晶体管的电容。而22纳米则使用了三栅极晶体管来保持持续的缩小。

然而，纵使这些新技术拼死抵抗，将芯片模式转化为硅晶圆的光刻技术仍一直遭受着相当大的压力：目前，193纳米波长的光被用来制造仅14纳米的芯片。过大的光波波长并非不可逾越的困难，但会增加制造过程的复杂性和成本。业界一直希望13.5纳米的极端紫外线(EUV)，在13.5nm波长可以解决这一难题，但事实证明生产EUV科技产品从技术上来说困难重重。

即使有了EUV，也并不确定还能缩小多少;2纳米时，晶体管的长度将只有10个原子那么大，这么小的晶体管将很难稳定地工作。即使这些问题都得到了解决，电力使用和损耗困境也将浮出水面：晶体管越来越紧凑，消耗的能量也越来越大。

如应变硅和三栅晶体管这样的新科技用了十多年才得以投入生产，而长久以来EUV仍然停留在被讨论的阶段。成本因素也是一项重要考量。摩尔定律有个死对头，名为洛克定律，意为芯片制造的成本每4年便会翻倍。技术或可进一步增加集成到一个芯片上的晶体管数量，但制造这些芯片的设备也会贵上天。

近来，以上这些因素给芯片制造商带来了大麻烦。英特尔原计划在2016年将现有的14纳米的Skylakes处理器替换为10纳米的Cannonlake处理器，但在2015年就改变了计划，于2016年推出了仍然是14纳米的KabyLake处理器。而Cannonlake在2017年下半年才能推出。

这些额外的晶体管变得越来越难以使用。在80和90年代，额外晶体管的价值是显而易见的：奔腾比486快得多，奔腾II比奔腾快得多，诸如此类。拜更好的处理器和更高的CPU内核工作时钟频率所赐，现有的工作负载仅从处理器升级便可获得本质性的加速。而这些简单的改进自21世纪初始便停止了。受热量的所限，时钟速度基本上保持不变，每个处理器核心的性能只得到了很少的提升。相反，我们看到的是单个芯片中的多个处理器核心。这增加了处理器的整体理论性能，但实际上很难将这种改进应用在软件中。

这些困难意味着由摩尔定律驱动的路线图现在已经走到了终点。2014年，ITRS决定下一个路线图将不再受制于摩尔定律。

新路线图将方法描述为“不止于摩尔定律”，而不再将重点放在芯片的制造技术上。例如，智能手机和物联网的发展，使得各种各样的传感器和低功耗处理器成了芯片厂商高度重视的目标。这些设备所使用的高度集成的芯片意味着不仅要制造有逻辑能力和缓存的处理器，还要包括RAM、功率调节系统、GPS元件、手机和Wi-Fi收音机，甚至还有如陀螺仪和加速度计这样的微机电元件。

在传统上，这些不同类型的组件要通过不同的制造过程来处理它们的不同需求，而新的路线图则概述了将它们组合在一起的计划。集成不同的制造工艺和处理不同的材料需要新的工艺和支持技术。对于为这些新市场推出芯片的制造商来说，应对这些问题可谓比煞费苦心将芯片上的晶体管数量翻倍更重要。

此外，超越了硅CMOS工艺的新技术也将得到重视。英特尔已经宣布，将在7纳米时放弃硅。锑化铟(InSb)和砷化镓铟(InGaAs)有望成为新宠，并提供比硅更高的速度和低得多的功率。纳米管和石墨烯形式的碳将继续被研究且前景光明。

虽然已不再是第一考量，对尺寸缩小的研究也并没有完全被放弃。大约在2020年，超越三栅极晶体管的“全栅”晶体管和纳米线将问世。21世纪20年代中期将出现单片型3D堆叠技术，即在一块硅片上集成多层元件。

至于未来，大规模的缩小体积也并非全然不可能。使用替代材料、不同的量子效应，甚至更为奇特的技术如超导材料，都可以在未来的几十年中轻轻松松让芯片体积再缩小，甚至是过去十五年中更复杂的缩放。足够大的提升甚至可以重振市场对处理器的需求，这些处理器将仅仅是速度更快，而非更小或更低的功率。

但现在，打破定律将成为新常态。作为预言或准则的摩尔定律，已经走到了终点。