三星与智原扩大合作 抢7纳米及8纳米的ASIC订单

全球第二大晶圆代工厂格芯(GF)决定无限期搁置7纳米投资计划后，7纳米及更先进制程晶圆代工市场将呈现台积电及三星双雄竞逐局面。台积电结合旗下创意分进合击，三星则与智原扩大合作，明年可望在7纳米及8纳米市场抢下多款ASIC订单。

想对抗台积电、创意联军

三星集团去年将晶圆代工事业切割为独立晶圆代工厂Samsung Foundry后，同步建立了先进制程整合服务的(Samsung Advanced Foundry Ecosystem，SAFE)完整生态系统，并寻求合适的特殊应用IC(ASIC)合作伙伴。智原今年1月加入三星SAFE体系，不到半年时间就完成了数颗10纳米区块链ASIC设计定案，三星因此决定与智原在ASIC市场扩大合作。

三星除了在未来几年在先进逻辑制程上予以智原完整支援，也提供在存储器及先进2.5D/3D封装技术的奥援。三星携手智原，就是要在ASIC市场对抗台积电及创意联军，并进一步争取包括苹果、亚马逊、Google、思科等系统厂或网络厂ASIC订单。

事实上，三星近期更新了晶圆代工先进制程技术蓝图，今年推出支援极紫外光(EUV)微影技术的7纳米鳍式场效电晶体(FinFET)制程，也将新增采用浸润式微影技术的8纳米8LPU制程。同时，明年还会推出支援EUV技术的5纳米及4纳米FinFET制程，以及可支援嵌入式射频(+RF)与嵌入式磁阻式随机存取存储器(eMRAM)的18纳米全空乏绝缘层上覆硅(FD-SOI)的18FDS制程。

至于被视为可以取得FinFET电晶体架构的全环绕电晶体(Gate-All-Around，GAA)架构，三星预估会在2020年推出采用GAA架构并支援EUV技术的3纳米制程。面对台积电在先进封装技术上的积极卡位，三星推出可与台积电整扇出型晶圆级封装(InFO)抗衡的FOPLP-PoP封装制程，以及与台积电CoWoS封装制程相抗衡的I-Cube封装制程。

再者，三星集团本身拥有庞大的DRAM及NAND Flash产能，明年将推出异质晶圆同尺寸完整堆叠的3D SiP封装。

智原的ASIC设计能力助威

智原表示，今年1月加入三星SAFE生态系统，搭配完整验证的知识产权(IP)解决方案，使客户的ASIC在三星FinFET制程技术中得以快速实现。三星晶圆代工和智原ASIC设计服务的结合，将加速客户在创新应用扩展，并提升芯片效能以及市场竞争力。