用单片机控制ＤＤＳ实现短波跳频系统的调制

    摘要：介绍用８９Ｃ５１单片微机控制直接数字频率合成器（ＤＤＳ）实现短波跳频／四相差分键控（ＦＨ／ＤＱＰＳＫ）调制系统的调制过程，着重讨论了单片微机控制系统的硬件结构及软件设计。讨论分析了采用ＡＤ７００８实现该调制的方法并给出实验结果。

    关键词：单片机  直接数字频率合成（ＤＤＳ）   跳频（ＦＨ）   四相差分键控（ＤＱＰＳＫ）

    频率合成器是利用一个（或多个）标准信号产生多种频率信号的设备。它不仅要求输出频率的精确度和稳定度高，而且要求频带尽可能宽。直接数字频率合成（ＤＤＳ）是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。由于它具有相对带宽很宽、频率转换时间短、频率分辨率很高、便于集成以及频率、相位和幅度均可控制等优点，因此被广泛应用于雷达、电子对抗等军事通信系统和移动通信中。特别是在短波跳频通信中，信号在较宽的频带上不断变化，并且要求在很小的频率间隔内快速地变换频率和相位。采用ＤＤＳ技术用于跳频信号调制的理想选择。跳频系统不仅需要一个高精度迅速变化频率的频率合成器，还要求一个能产生数百或数千条跳频序列发生和频率控制的指令。本文采用８９Ｃ５１单片机作为中央控制芯片来产生跳频指令，控制ＤＤＳ实现跳频信号的调制。

１ 短波跳频通信系统的调制

    短波跳频系统一般采用Ｍ进制频移键控（ＭＦＳＫ）调制方式。文献[１]提出短波跳频通信系统的调制可采用四相差分键控ＤＱＰＳＫ调制方式。由于短波信道仅在１０ｋＨｚ（白天）或２．５ｋＨｚ（晚上）的带宽内是近似静态的[１]，所以跳频信号差分相位调制信息为同一频率前后相邻出现的相位差。根据文献[２]，我们选择系统参数为：①跳频频率间隔为３ｋＨｚ；②跳频带宽１．５３６ＭＨｚ，共５１２个频点；③跳频数为６４，根据信道质量从５１２个频点中选取；④跳频速率为２５６０跳／秒（频隙时间３９０．６２５μｓ，信号时间３３３．３３３μｓ，频率变换时间５７．２９２μｓ）；⑤信息比特速率５１２０ｂｉｔ／ｓ。图１为信号的ＦＨ／ＤＱＰＳＫ调制过程框图。在时钟的同步状态下，根据跳频码从６４个相位存储器中取出同一跳频码上次出现的信号的绝对相位，再加上差分相位作为当前信号的绝对相位，并存储到该相位存储器中。同时跳频码控制输出信号频率字，把相位字和频率字写入ＤＤＳ相应的存贮器以更新频率和相位，启动ＤＤＳ工作。其中，差分相位由每两个信息比特决定。如采用π／４ＤＱＰＳＫ方式，则信息序列与相位变化关系如表１所示。

表1 π/4 DQPSK系统编码与相位变化的关系

二进制信息序列相位变化△фk00π/4013π/411-3π/410-π/4

２ ＤＤＳ技术

    本文所采用的ＡＤ７００８[３]是ＡＤ公司生产的ＣＭＯＳ型ＤＤＳ芯片，该芯片功能较全、性价比高、容易开发、实现的成品性能较好。其相位累加器为３２位，频率分辨率可达０．０１２Ｈｚ。频率转换速度与频率间隔分辨率之间不相干，频率变换的速率仅受限于器件响应速度的快慢，通常为几十纳秒。由于实现了高度数字化、集成化，输出频率的稳定度达到晶振频率稳定度的数量级。它适用于频率调制、相位调制、正交调幅调制（其它一般ＤＤＳ芯片所不具备）和驱动倍频锁相环构成分辨率高、转换速度快的频率合成器等场合。ＤＤＳ的实际输出最高频率约为时钟频率的１／３，输出频率越高，噪声功率越高。由文献[３]可知，在时钟频率ｆｃ＝５０ＭＨｚ，输出频率ｆ０＝５．１ＭＨｚ情况下，其最大谐波频率为１５．３ＭＨｚ，幅度低５１．８ｄＢ，一般可通过低通滤波器滤除。对于本文跳频带宽为１．５３６ＭＨｚ（小于５．１ＭＨｚ）的系统，调制是可以直接用ＡＤ７００８芯片予以实现的。

    本系统的调制电路是用５１系列的单片机８９Ｃ５１控制ＤＤＳ芯片ＡＤ７００８来完成的。如图２所示，通过Ｄ０～Ｄ７数据总线在ＷＲ、ＣＳ的控制下，将数据控制字首先写入ＡＤ７００８的并行寄存器，然后在ＬＯＡＤ和ＴＣ０～ＴＣ３的控制下按表２所示将并行寄存器数据转载到功能寄存器。

表2 AD7008外部控制逻辑（并行方式）

TC3TC2TC1TC0LOAD源寄存器目的寄存器XXXX0----00XX1并行寄存器命令寄存器10001并行寄存器频率寄存器010011并行寄存器频率寄存器110101并行寄存器相位寄存器10111并行寄存器IQ寄存器

    使用ＡＤ７００８内部参考电压（ＶＲＥＦ＝１．２７Ｖ），ＲＳＥＴ≈３９０Ω时为满刻度电流输出。在管脚ＩＯＵＴ与地之间接入５０Ω电阻，输出信号峰－峰值为１Ｖ的跳频信号。Ｐ１．０，Ｐ１．１分别控制芯片复位和频率寄存器的选择。根据电路，ＲＡＭ６１１６地址为００００Ｈ～０７ＦＦＨ，并行寄存器地址为４０００Ｈ，命令寄存器地址为８０００Ｈ，频率寄存器０地址为０Ａ０００Ｈ，频率寄存器１地址为０Ａ８００Ｈ，相位寄存器地址为０Ｂ０００Ｈ，ＩＱ寄存器地址为０Ｂ８００Ｈ。相位寄存器的值为差分相位，０、π／４、π／２、３π／４、π、５π／４、３π／２、７π／４分别对应寄存器的值（低１２位）为：０００Ｈ、２００Ｈ、４００Ｈ、６００Ｈ、８００Ｈ、０Ａ００Ｈ、０Ｃ００Ｈ、０Ｅ００Ｈ。跳频信号的跳频定时由定时器０中断来实现：跳频速率２５６０跳／秒，定时时间为３９０．６２５μｓ。

３ 程序实现

    该调制系统的软件流程图如图３所示。

    跳频信号的调制关键是跳频码的发生和ＤＤＳ的控制。短波ＦＨ／ＤＱＰＳＫ系统要求有良好特性的跳频序列，混沌理论的发展为跳频序列的产生提供了一种新的方法。利用混沌非线性来产生跳频序列，其跳频图案的性能比较好。文献[４]介绍了用单片机实现Ｌｏｇｉｓｔｉｃ混沌ＦＨ序列的发生。目前，混沌序列的研究主要是硬件实现的有限字长问题。我们用单片机实现基于Ｌｅｍｐｅｌ－Ｇｒｅｅｎｂｅｒｇｅｒ模型（简称Ｌ－Ｇ模型）[５]的ｍ序列，选取周期为６３，并可以为用户提供不同的ｍ序列。它可以用于通信开始时采用短码引导长码[６]的混沌初值传递的跳频同步捕获系统（必须对ｍ序列进行宽间隔处理以适合短波跳频系统）。图４是示波器显示的基带跳频信号波形。