ATM交换芯片CUBIT05801的原理及应用

    摘要：介绍了ATM交换芯片CUBIT 05801的主要特点和工作原理，详细描述了该芯片的基本功能，并给出了由CUBIT 05801组成的ATM交换网络的电路结构和主要的初始化程序流程图。

    关键词：ATM信元  总线  ATM交换网络  CUBIT  05801

1 概述

目前，通信网正朝着宽带综合业务数字网（B-ISDN）的方向发展，而ATM作为B-ISDN的核心技术已成为通信领域研究的热点。以ATM为基础的高速信息网络的宽带化、智能化和个人化（BIP：Broadband Intelligence Personality）被认为是继70年代传输和交换数字之后的第二次革命。现在各国都积极地进行ATM网络试验，并逐步进入实用化。本文介绍美国TranSwitch公司生产的ATM交换芯片CUBIT 05801，该芯片集成度高，总线结构共享，端口带宽为155.520Mb/s，总线带宽可达1Gb/s，每个输入缓存器可存放4个信元，输出缓存可存放123个信元。

ATM交换芯征CUBIT 05801的主要特点如下：

●支持UTOPIA和ALI-25物理层信元界面；

●利用外部SRAM可完成输入信号的地址中换和路由器插入；

●输出信元可插入GFC；

●在最小丢失信元的条件下，支持ABR类型；

●通过公共的信元总线，能发送和接收控制信元；

●可利用外接计算机插入信元；

●每一芯片都含有总线促裁器和时序管理器；

●信元总线采用新型的GTL电平；

●采用208脚扁平塑封封装。

2 CUBIT 05801的工作原理

CUBIT 05801是一种能够实现ATM信元交换/复用的低功耗超大规模集成电路，其内部组成如图1所示。

2.1 信元输入侧

CUBIT的信元输入侧能够接收线路上传送的信元，并可兼容ATM论坛的UTOPIA和ALI-25接口。通过CUBIT翻译控制器（Translation Control），输入信元能够携带信元总线路由器和新的VPI/VCI值（路由器和VPI/VCI翻译表皆存入外部的SRAM中），在进入FIFO移位寄存器（可存4个信元）后，将由信元总线逻辑控制器传送到信元总线上，当FIFO移位寄存器中有信元待发时，将从信元输入侧发出一个总线信元使用申请信号，并等待从总线促裁/帧脉冲产生器发生的授权信号，当总线信元中的授权地址为本端口时，该CUBIT就在下一帧发送一个信元到信元总线上，此信元能够被一个或多个CUBIT接收，除数据信元（Data Cell）外，CUBIT经主控机也可发送控制信元（Control Cell）到信元总线上；还可从信元总线上将接收到的回环信元（Loop-back Cell）经总线直接反馈到发出此回环信元的CUBIT上。

2.2 信元输出侧

在CUBIT信元输出端，信元总线上的信元被信元地址筛选器（Cell Address Screen）辨别确认后，经信元总线逻辑控制器从总线上读入到123FIFO移位寄存器中。CUBIT可通过软件编程使工作在唯一地址传送、多播式广播方式。控制信元和回环信元从信元总线上读入后，分别被送至容量为4和1的输出移位寄存器中。123FIFO移位寄存器可以看作一个可存放123个信元的输出寄存器，也可以根据不同的业务类型分成四种不同的输出寄存器。即：输出控制队列（Outlet Control Queue）、CBR（Constant Bit Rate）队列、VBR（Variable Bit Rate）队列和ABR（Available Bit Rate）队列寄存器。在输出信元侧，还可插入GFC（Generic Flow Control）和FECN（Forward Explicit Congestion Notification）。

2.3 总线侧

总线侧含有32根公共数据和7根控制线，挂在总线下的CUBIT芯片通过这些线相互连接起来，信元总线采用GTL（Gunning Transceive Logic）逻辑电平，这是JEDEC（电子设备工程联合会）制定的新一代高速、低压逻辑体系标准。它的主要优点有：

（1）L收发器的输入/输出电容典型值为5pF，该电容可减小信号在总线上传输的延时和上升时间，从而提高总线的时钟速率。

（2）GTL电平信号摆幅小，驱动电流变化也相对较小，因而对电源的工作产生的瞬间波动也较小，所以对其它端口造成的干扰（称为同时切换噪声）比较小。

（3）采用GTL产品应注意保持信号上升沿的完整性，陡峭的上升沿有利于迅速建立信号来供输入端识别，而在下降沿则应放慢切换速度，以减少噪声。

2.4 微机接口侧

CUBIT05801留有专门的引脚和微机相连，主要用于完成以下功能：

（1）借助于微机对CUBIT芯片的控制寄存器进行初始化；

（2）对外部SRAM初始化；

（3）完成控制信元的插入和提到；

（4）实现通信信令对通信的控制。

3 典型应用

选用TranSwitch公司生产的CUBIT 05801交换芯片，可以构成共享总线型交换网络，不同芯片对应不同业务，以支持UTOPIA和ALI-25物理层信元界面。通过外部的SRAM可实现插入信元的地址变换和信元总线上路由器的插入。通过工控机可插入提取信元，并可在同一总线上实现数据信元和控制信元的接收与发送。由4片CUBIT 05801构成的4×4ATM交换网络如图2所示。

通过软件可设置使CUBIT支持UTOPIA和ALI-25物理层信元界面。逻辑控制采用EPLD芯片产生所需的各种逻辑控制信元以进行有效的逻辑控制，其中包括CUBIT芯片的地址、各种控制信号的地址、CUBIT到计算机接口的中断和等待信号等。

3.1 初始化程序

输入信元所要变换的VPI及路由标签皆存放在SRAM中，主控机利用CUBIT的控制寄存器15H～17H来对SRAM进行初始化。其中，15H存放SRAM的低8位地址，16H存放SRAM的高8位地址，17H是该地址所指明的将要存取的8位数据。在笔者所设计的4×4交换网络SRAM中，选择VPI翻译，用户网络接口不使用TRH，选择VPI的位数为8位，由主控机将协商好的VPI填入指定的VPI记录中。SRAM初始化子程序如下：

VPI-TRANS MACRO VPI_IN，VPI_OUT，CHIP_OFFSET_ADD，HEADER_LSB，HEADER_MSB

MOV DI CHIP_OFFSET_ADD

MOV BX 4*VPI_IN

MOV ES：[DI][15H],BL

MOV ES:[DI][16H],BH

MOV AL 11000000B

MOV ES:[FD][17H],AL

INC BX

MOV ES:[DI][15H],BL

MOV ES:[DI][16H],BH

MOV AL VPI-OUT

MOV ES:[DI][17H],AL

INC BX

MOV ES:[DI][15H],BL

MOV ES:[DI][16H],BH

MOV AL HEADER-MSB

MOV ES:[DI][17H]AL

INC BX

MOV ES:[DI]{15H},BL

MOV AL:[DI][16H],BH

MOV AL HEADER-LSB

MOV ES:[DI][17H，AL

ENDM

3.2 交换芯征初始化

要实现不同业务的正常交换，就必须对CUBIT交换芯征进行合理的初始化。其主要工作对其控制寄存器00H～12H赋初值，初始化程序流程图如图3所示。

其中00H～0H是芯片识别码，07H的Bit0是复位控制位，将该位设置为1可把丢弃信元计数器、错误路由计数器、信元的HEC错误计数器和输入信元的计数器清零。0AH的Bit7～6j CUBIT芯片内总线发出请求的优先级，0AH的Bit5是UNI/NNI模式选择，置1为UNI模式，反之为NNI模式，0AH的Bit4可指示TRH是否使用，置1为使用TRH。0BH的Bit3～0控制着CUBIY芯片的输入/输出时钟频率，使用该4位可使信元输入/输出侧的时钟频率为总线时钟（CBRC/CBWC）的（1/2）次幂。例如，若总线时钟频率为37MHz，Bit3～0o 0011,则输入/输出时钟频率=37MHz×(1/2) 3=4.625MHz。0CH的Bit7是CUBIT芯片在线/脱机状态选择，CUBIT芯片只是处于在线状态，才能完成正常的交换功能；处于脱机状态时，CUBIT芯片输入侧不接收信元，输出侧处于三态，这时可从总线上接收控制信元和回环信元。通过逻辑控制单元，主控机用软件将某个CUBIT芯片的208脚（ENARB）清零，即启动该CUBIT内促裁器/帧定位产生器，从而实现对整个信元总线的管理。

4 结束语