VXI总线自动测试系统测试接口设计

    摘要：以GPIB-VXI总线仪器为基础，针对某大型电子装备几十种组合的测试，研究了测试信号的动态分配、动态上拉和动态预处理方法，有效地解决了测试平台对多种复杂被测对象的适配问题。

    关键词：VXI总线 ATS ISP技术

随着现代电子技术在武器系统中的应用，电子装备在品种数量、技术复杂程度和保障模式等方面都有了许多新的变化，主要表现在装备品种多、数量少、技术复杂程度高、对检测和诊断的要求也越来越高等。专用的测试设备因功能单一、效费比低而难以满足要求。VXI仪器的出现和迅猛发展以及它在测试领域的广泛应用，为研制高性能的通用自动测试系统分行了条件。

在以VXI总线仪器为基础的测试系统中，针对多种被测对象（被测组合），测试系统通常需要适配器与之对应。而且被测对象越多，所需的适配器就越多。这种结构显然不适合具有几十种组合的复杂电子装备的车载测试系统。为此，本文要用动态分配测试信号和测试资源的适配方式，并配合相应的测试电缆，有效地解决了这一问题，实现了对复杂导弹武器系统各被测组合的综合测试。

1 测试系统的组成

测试系统由工控机、VXI机箱、程控电源、中频电源、示波器、测试接口、被测对象及其它外设构成，构成示意图如图1所示。

VXI机箱采用13槽C尺寸机箱E8403A，内部包括192路数字I/O、64路A/D、16路D/A、256路多路开关（MUX）、D20系统、波形发生器、万用表等资源，提供了激励UUT和测试UUT响应的基本条件。程控电源采用HP66000机箱和相应的电源模块，可同时输出8路不同的电源，为UUT提供直流供电条件。中频电源提供200V/400Hz三相交流电，以满足某些被测组合的特殊供电要求。为弥补VXI数字I/O资源的不足，测试接口的控制直接由工控机完成。因此，工控机除包括主机、显示器、打印机以提供测试的操作条件外，还包括1块数字I/O卡，为测试接口提供控制信号，控制测试信号的动态分配、动态上拉和动态预处理等。

被测组合通过专门的测试电缆与测试接口连接。为从总体上减少各测试电缆的接头数量，在不增加测试接口复杂性的前提下，测试接口只对常用的VXI资源（如A/D、D/A、数字I/O等）进行动态分配，并与交直流电源一起分配在一个120芯插座。对于D20系统及部分数字I/O信号，只有少数被测组合使用，而且在测试过程中不需任何处理，可直接分配到其它测试插座。这样通过测试电缆可实现各资源到UUT测试端口的再分配。

万用表、波形发生器及示波器通过256路MUX实现到UUT的连接。由于MUX本身具有灵活的控制功能，其输入输出通道直接与测试电缆并联。

2 测试接口的硬件构成

测试接口采用卡（模块）结构，由背板和6个信号预处理模块（4个通用模块、1个专用模块和1个控制模块）组成。各模块间的信号关系如图2所示。

控制模块完成对专用模块和通用模块的控制，将工控机送来的信号分为数据、地址和读写控制信号，并按不同的地址访问和控制相应模块、同时，为实现测试电缆及UUT的热插拔，控制模块也对各模块加电实施控制。因此，控制模块主要由数据和地址形成与驱动电路、地址译码电路、加电控制电路等组成。

专用模块与UUT对应。对UUT的特殊信号进行处理，为UUT提供特殊激励或必要的模拟负载，必要时可根据被测对象的要求设计。

测试信号的动态分配、动态上拉和预处理由通用模块完成。各模块地十外，电路完全相同，包括信号分配、模块信号处理、I/O信号处理以及必要的状态显示等电路，如图3所示。

图中，AB、DB、CB分别是来自控制模块的地址、数据及读写控制信号，A/D、D/A及I/O为VXI总线系统资源。

ispLSI1032用于接收控制模块送来的命令，对命令进行译码，驱动相关电路工作。信号分配电路主要由继电器阵列和相关驱动电路组成，通过继电器触点的切换，实现信号到A/D、D/A、数字I/O等VXI资源的分配。模拟信号处理电路包括程控放大/衰减、滤波、AC/DC变换等电路，对来自UUT的模拟响应信号进行预处理，并调理到适合A/D模块测量的范围。数字I/O信号处理电路包括输入/输出和输出驱动（上拉）控制，以满足某些UUT数字激励对驱动的特殊要求。

为提高测试接口的可靠性，简化其结构，信号分配电路采用“二选一”多路开关方式，模块信号处理电路也只涉及部分通道。因此，测试端口上信号分配不是任意的。对特定组合进行测试时，利用测试电缆进行信号的二次分配是必要的。

3 动态信号分配及处理的实现

由图3可以看出，无论是模拟信号、I/O信号的处理，还是信号的分配，都是受ispLSI1032控制的。工控机通过将数据写入该芯片相应的输出端实现程控放大器增益控制、上拉电阻切入、继电器切换等功能。同时，为保证测试系统本身的可测试性，ispLSI1032还具有输出引脚测试等功能。其主要功能可概括为三个方面：

①对信号分配电路、显示电路、模拟信号处理电路和数字I/O信号处理电路实施控制；

②模块自检时给出自检编码及模块代码；

③具有引脚输出数据测试功能。

对信号分配等电路的控制采用数据锁存器组实现，即将各输出控制引脚分配到数据锁存器上，并赋以相应的地址，根据不同的地址将控制数据锁存到相应的输出引脚。

自检编码是为检测信号预处理模块到工控机的电缆而设，当工控机通过AB线送来55H（或AAH）时，由DB线回送AAH（或55H），即AB的取反数据；模块代码是为识别各模块而设，由片外硬件拔码设置，工控机根据相应地址由DB线读出；输出引脚测试功能用于检测ispLSI1032输出控制数据的正确性，即工控机通过DB线回读各输出引脚的数据。

综合上述情况，ispLSI1032电路功能可用图4所示的框图说明。各输出控制数据由4个数据锁存器锁存并直接输出到各引脚；数据线各引脚采用双向三态控制，写入数据与各数据锁存器相联，读出数据由数据选择电路给出，同时，为实现输出数据的检测，各输出控制引脚也采用双向方式；数据选择电路受译码电路的控制，根据不同的地址分别输出识别代码、自检编码及4组输出控制引脚的数据。IspLSI1032内部数据流向控制信号由译码及输入输出控制电路产生，包括数据锁存信号、数据选择控制信号和数据线输入输出引脚的三态控制信号。

ispLSI1032是Lattice公司生产的高密度在系统可编程逻辑器件。由于其内部逻辑由用户确定，并可实时修改，因此在应用上有很大的灵活性。利用Lattice公司ispDesign EXPERT软件即可实现其电路功能的设计和下载。为直观体现芯片电路功能并简化设计过程，本文采用“原理图+HVDL语言”方式，将ispLSI1032内部电路按前述功能划分为功能模块，并以原理图方式给出各功能模块的连接关系，再利用VHDL语言给出各功能模块的逻辑描述。