胡为东系列文章之十二--参数测量中针对夹具或探头

对于相当多的被测试产品，如接插件、使用插槽的电路板等都需要使用专门的夹具才能进行S 参数测试，这是因为这些被测件的接口通常是非SMA 或者BNC 等通用接口类型的，而S 参数测试仪器如SPARQ、VNA 等仪器的连接接口通常都是SMA 或者BNC 等标准类型的，因此被测件和测试仪器的连接需要辅助夹具。如下图1 所示为一些需要夹具才能够进行S 参数测试的被测件（左下脚图片为Teledyne LeCroy（力科）的信号完整性S 参数测试仪）：

下图2 所示为使用一个夹具进行接插件测试的示意图：

夹具的使用一定会给被测件的S 参数测试结果带来影响。如果相对于被测件DUT 本身来说，夹具的影响非常小，则可以忽略，或者若是将整个系统（包括被测件DUT 和夹具）一起进行考虑，需要的是S 参数和被测件DUT 的整体性能，那么夹具的影响也是可以不用考虑的。但是如果夹具的损耗和被测件DUT 的损耗相当，那么夹具的影响往往是不可忽略的，这时候我们就需要考虑使用一些办法来消除夹具给测试带来的影响。

二、现有的夹具去嵌方法及不足之处
当前针对S 参数测量中夹具的去嵌主要有如下几种方法：
1、基于夹具的S 参数的去嵌方法
该方法使用起来非常方便，只要将夹具的S 参数带入到测试仪器校准分析软件中即可实现对夹具的去嵌，但是一个夹具的S 参数往往并不容易得到，如测试时用到的探头，S 参数不仅很难得到，而且即使探头厂家有提供探头的S 参数，在实际测试中也往往会因为连接方式，点触方向等导致探头S 参数发生变化，也会影响到测试结果的精确性。

2、TRL 校准方式
TRL（Through/Reflect/Line）校准方式也是目前业内用得比较普遍的一个校准方法，适合于校准比较复杂的传输线结构的夹具。TRL 夹具需要测试人员提前设计精确的包括Through（直通）、Reflect（反射）、Line（线）的夹具，TRL 夹具必须要和实际应用单板的各项参数相一致，比如印制电路板的叠层、各叠层的厚度、所用材料的介电常数、传输线的阻抗控制、线宽等等。而这对于两个可能是不同时候设计和生产的不同单板来说，控制得非常一致是比较困难的。此外，夹具上的连接器磨损也会影响到校准结果。

3、OSLT 校准
OSLT（Open/Short/Load/Through）校准方法是标准的校准方法，S 参数测试仪器通常会标配有该方法，OSLT 校准方法的缺点是需要一整套标准的校准件，它的接口也通常是SMA或者是BNC 接口的，而且它需要夹具的末端接口（夹具与被测件DUT 相连接的接口）类型也是SMA 或者BNC 的，而绝大部分测试夹具都不具备这样的要求，如果设计嵌入式的OSLT 用于校准，除了存在和TRL 校准类似的问题外，还会存在其它潜在的误差源，如将Short，Open 视为理想情形，将Load 视为非频率相关的。

4、
 是在Teledyne LeCroy（力科）的信号完整性S 参数分析仪SPARQ 中和OSLT 相同的一种方法。

5、时域Gating 校准（Time Domain Gating）
时域Gating 校准方法是Teledyne LeCroy（力科）用于SPARQ 中的一种最新的校准技术，也是力科最新的一项专利技术。该方法能够减少上述校准方法所存在的缺点，而且具有操作方便的优点，也非常适合于使用探头进行S 参数测试时对探头的校准。

另外，使用基于S 参数的校准方法、TRL 校准方法、OSLT 校准方法、 方法对探头的去嵌也是S 参数测试中的另外一个难点，因为探头模型难以在PCB 板上模拟出来。下图3 所示的Gigaprobes 是S 参数测试中常用的探头：

三、应用于力科SPARQ 中的新一代时域“Gating”去嵌方法
下图4 所示为S 参数测试仪器通过夹具对被测件DUT 进行测试的一般拓扑结构。

从上图4 可见，对于一个具有P 个端口的被测件DUT，将需要2P 个端口的夹具，其中P 个端口与测试仪器的P 个端口相连接，另外P 个端口与被测件DUT 相连接。如果知道具有2P 个端口的夹具的S 参数，那么对夹具的去嵌将变得非常容易。如Teledyne LeCroy（力科）公司的信号完整性S 参数分析仪中就集成了基于S 参数的夹具去嵌方法。如下图5 所示，只要将夹具所对应的：*.snp 的S 参数文件带入到图5 的界面设置中即可实现对于夹具的去嵌。但是正如前文所述，获取夹具的S 参数是关键。[page]

时域Gating 方法是将上图4 中的夹具中的传输媒介使用传输线的原理进行等效，只要获得每一个通道的两个参数：延迟（TD, Time Delay）和损耗（Loss）即可实现对夹具的去嵌。而延迟和损耗参数是比较容易得到的，如果是专业厂家的夹具或者线缆，通常会给出这两个参数的值，如果是自己设置的夹具，那么一个办法是可以通过EDA 仿真软件获得这两个参数；第二个办法是可以通过简单方便的实际测量获得。后续我们会介绍如何通过测量的方法获得这两个参数。下图6 为将具有2P 个端口的夹具使用延迟和损耗进行等效的示意图。

下图7 所示为Teledyne LeCroy（力科）的SPARQ 中使用时域Gating 方法使用夹具的延迟和损耗两个测试方法进行夹具去嵌的界面：

四、时域“Gating”去嵌方法的原理
时域Gating 方法是通过将整个测量系统（包括夹具和被测件DUT）的S 参数先通过算法转换为阻抗（Z），然后通过夹具的延时和损耗两个参数将整个系统的阻抗曲线中的夹具部分的阻抗曲线剥离掉，然后将剥离掉的夹具的阻抗曲线后的部分重新转换为S 参数，从而实现夹具的去嵌。如下图8 所示，蓝色虚线部分为夹具的阻抗曲线：

时域Gating 算法会将待剥离（夹具的阻抗）部分（我们称作为Gated Element）的阻抗曲线看作为一连串的传输线结构单元，如下图9 所示：

然后为每一个传输线结构单元建立一个单元模型（Segment），每个单元模型（Segment）的延时（Delay）和损耗（Loss）都可以通过整个剥离模型的阻抗曲线中已知的参数如阻抗，反射系数，整体延时和损耗等获得，如下图10 所示，G（f）即为和频率相关的损耗参数，D（f）为和频率相关的延时参数，这两个函数均可以通过已知的阻抗曲线和整体延时以及损耗获得。这样就可以推导出每一个单元模型的S 参数，如下图所示，更详细的原理可以参考Teledyne LeCroy（力科）的专利技术文章。

然后，剥离部分（Gating Element）的每一个单元模型的S 参数（剥离前）被代入阻抗剥离算法中，迭代算法遍历计算整个剥离部分（Gating Element），每次消除完前面一个单元模型（Segment）的影响后重新计算阻抗曲线图，最后从这个算法中得到剥离部分的每一个单元模型的S 参数（剥离后），如下图11 所示：

接着根据得到的每个单元的S 参数模型先转换为T 参数，然后再将T 参数连接到一起形成一个剥离部分（Gating Element）的T 参数，将T 参数转换为S 参数，这样就得到了需要剥离的部分的S 参数。有了S 参数，就可以利用力科的SPARQ 软件中的基于S 参数的剥离算法实现对夹具的去嵌。

五、通过测量获取夹具/探头的延时和损耗参数
如果夹具或者探头的延时和损耗参数是未知的，那么也可以通过使用2X 直通线来估计夹具或者探头的延时和损耗。因此在夹具设计时，建议在夹具上增加一条2X 直通线，以用于测量夹具/探头的损耗。如下图13 所示为一个夹具的示意图，标注SMA 的端口是与测试仪器相连接的，标志SMA 的端口的线段的另外一个端口为与被测件DUT 相连接的。这个线段的长度为X，那么2X 直通线即是指两个端口都有SMA 接口的且长度为2X 的直通连线。

首先我们可以通过S21 的阶跃响应特性或者基于TDR 技术（TDR 阻抗曲线）来初步估计延时。然后对2X 直通线使用剥离（Time Domain Gating）算法，经过剥离去嵌后，理论上该2X 直通线应为0 损耗，但由于当前的延时参数是粗略估计的，因此需要通过微调以获得更加精确的值，可通过相位的测量来进行微调，如下图14 中的左侧黄色波形所示，去嵌前相位应该是周期变化的；经过去嵌后，理论上相位应该为0，即为一条位于0 位置的水平直线，但实际情况由于该延时值还不是一个非常理想的值，因此可以适当调整该参数值，直到相位曲线为一条水平的直线，如下图14 中的右侧波形所示，当延时参数为217ps 时，相位曲线已经接近一条水平直线。[page]

接下来，可以设置延时参数为217ps，去嵌前，S21 曲线应该为一条倾斜的曲线，如下图15 左侧的黄色曲线所示，去嵌后，理论上S21 应该为一条损耗为0 的水平直线，如果不是损耗为0 的水平直线，则可以通过微调损耗参数来达到，此时的损耗参数即可作为去嵌所需要的损耗参数。

六、使用时域Gating 方法对Gigaprobe 的去嵌示例

下面为对DVT40-1mm Gigaprobe 的去嵌示例。

使用Gigaprobe 对3inch 的PCB 走线进行测量得到的阻抗曲线图，从图中我们可以大致分辨出哪部分是探头的阻抗曲线，那部分是3inch 走线的阻抗曲线。

将两个Gigaprobe 探头的Tip 和Tip 连接到一起（实际应用中，建议使用一段100mil的PCB 走线以使连接更可靠），如下图18 所示，白色垂直虚线为两个探头的中心位置（探头的Tip 的最末端），根据这个中心位置，我们可以预测出探头的延时。然后我们可以通过S21 来得到探头的损耗，将延时参数和损耗参数输入到去嵌界面中即可实现对Gigaprobe 探头的去嵌。

去嵌结果如下图19 所示：

图19 中，白色曲线为施加Gating 去嵌之前的3inch 走线的测试结果，绿色为需要剥离部分（探头）的阻抗曲线，粉红色为使用Gating 去嵌原理剥离掉探头阻抗曲线的结果，最下面的橙色曲线为3inch 走线对应的阻抗曲线的放大。

下图20 所示为使用力科的SPARQ 和时域Gating 去嵌方法实现对Gigaprobe 探头进行去嵌的两篇技术白皮书：

七、参考文献
[1]http://www.google.com.hk/patents/US20120323505?dq=Peter+++Time+Domain+Gating
+++SPARQ&hl=en&sa=X&ei=D83iUYzyAofokAX08IEo&ved=0CDYQ6AEwAA

[2]sparq_de-embedding_gigaprobes_using_time_domain_gating_rev_1.1，Dr.Alan
Blankman，Teledyne