台积电陈平：台积电5nm明年将进入市场，3nm技术正在继续

中国集成电路设计业2018 年会暨珠海集成电路产业创新发展高峰论坛今日在珠海举行。会议上台积电副总经理陈平谈到了AI和5G的出现，将极大地促进新时代的产品创新，也给IC行业带来了更多的机会。

 

 

 

 

一直以来，驱动整个半导体产业成长的引擎在不断地更替变化。从最早的大型计算机开始，到后来的个人电脑、移动电子设备，再到如今的普及运算，而AI和5G的出现更是将极大地促进新时代的产品创新。陈平指出，从2010年到2020年，预估数据通信量的复合年均增长率将超过50%。

 

 

陈平表示，产品的创新离不开工艺技术的演进，无论是智能手机、高性能计算机、自动驾驶汽车和物联网产品，都需要各种各样且越来越先进的工艺技术加持。

 

 

而提到半导体行业的工艺，谈及最多的就是逻辑器件的微缩技术。陈平强调，从1987年开始的3μm工艺到如今台积电所拥有的7nm工艺，逻辑器件的微缩技术并没有到达极致，还将继续延伸。他还透露，台积电最新的5nm技术研发顺利，明年将会进入市场，而更高级别的3nm技术正在继续。

 

 

 

 

在半导体先进制程进入到10纳米之下，微缩技术更加复杂，牵扯设计已经不止电路线设计，还有光刻、晶体管架构与材料等等，这些都让EUV极紫外光刻成为关键技术。过去半导体生产使用波长193纳米的深紫外(DUV)曝光，但制程发展到 130 纳米时便有行业人士提出，需用极紫外(EUV)光刻。

陈平表示，EUV的引进使得光刻将不再是逻辑器件微缩的技术瓶颈。同时材料和器件架构的创新，例如FinFET和Nanowire等结构和GE和MoS2等材料的支持，都将使得晶体管持续微缩。

 

 

 

 

此外，陈平还展示了台积电的硅工艺平台，为了服务新时代的整个产品线，台积电需要纵横两个方向的完备工艺(逻辑工艺和衍生工艺)，在完成了单纯的逻辑工艺或衍生工艺后，新时代需要面对的问题就是系统整合要求。

他表示，如何把先进逻辑工艺制造的各类器件整合在一起已经成为新的挑战，而传统的封装工艺对性能和功耗将有很大限制，所以最近台积电提出的解决方案是3D封装技术。

 

 

3D封装能解决诸多系统集成的问题。以客户产品为例说明，一个大型GPU通过CoWoS 2.5D整合技术与若干颗HBM2芯片整合在同一个芯片上，整合后的芯片算力相当于100个CPU，所含晶体管数量超过3000亿个。

 

 

然而，先进工艺、特殊工艺和先进封装的研发都需要大量的资金投入。陈平补充道，2017年，台积电的研发投入已经超过了26亿美元，有超过6000个研发工程师夜以继日的工作，为设计行业的合作伙伴提供创新技术。

 

 

另外，陈平表示，除了研发以外，台积电还需要加大资本投入来保证足够的产能，以支持创新和量产。在过去三年，台积电每年的资本输出均超过100亿美元。

在全球前20(不含存储器)晶圆制造厂商的产能排名图中，台积电遥遥领先于其他厂商。

 

 

当然，有了工艺技术和产能过后，还需要一个很好的设计生产环境。台积电与合作伙伴们打造了一个以台积电为基础的开放创新平台，平台上有一流的EDA公司、IP公司和最好的设计服务公司，将与台积电一同打造最完备的设计生态系统，在最快时间完成客户的订单。

陈平表示，以台积电的眼光看，AI和5G的出现给IC行业带来了很多的机会，令人兴奋。台积电定位是一个被信赖的技术和产能的提供者，来服务设计公司。