基于FPGA的数字视频接口转换器设计

　　0 引言

　　随着数字视频传输技术的高速发展，DVI、Camera Link等数字视频传输接口在商业PC、数字电视及工业相机等领域得到了愈来愈广泛的应用。

　　不同接口的视频信号在编解码技术及数据同步等层面具有不同的格式，不能直接兼容，因此可知，视频接口的转换本质在于对不同视频格式的信号进行处理与转换。然而，视频信号的高带宽、高频率及大数据吞吐量等特点给视频处理系统的性能提出了极大的挑战，如何保证视频处理的实时性，成为设计者必须首先解决的问题。

　　高性能FPGA具有片内存储器资源丰富，可编程硬件逻辑块数量多，灵活性高，并行处理能力强等特性，使得设计者在信号处理任务上更具选择性和创造性，无疑成为大带宽数字视频信号处理的理想选择。本文针对某型仿真测试设备中视频接口转换的实际需求，研究了基于Altera公司CycloneⅢ 型FPGA的DVI接口视频信号（1024×768@60Hz）到CameraLink接口视频信号（1024×768@29.18Hz或320×256@50Hz）的转换方法。

　　1 数字视频接口基本原理

　　1.1 DVI接口标准

　　DVI标准是数字显示工作组DDWG提出的新一代高性能数字视频显示接口技术。DVI接口采用类似于LVDS的最小变换差分信号TMDS技术进行高速信号传输，分为单链接和双链接两种方式。单链接DVI-D接口包含3路TMDS信号通道，1路TMDS时钟通道。TMDS编码技术将基色（R、G、B）信号以及同步信号编码为串行的10位码元，并经过数据直流平衡，使像素数据与同步控制数据在同一对TMDS信号通道中分时传输。DVI接收器通过判断数据使能信号DE的状态来区分像素与同步数据。当DE信号为高电平时，表示当前链路编码输出的数据为像素数据；当DE信号为低电平时，表示当前链路像素数据无效，而同步控制数据有效。而且，像素数据与同步数据被编码为不同的码型，保证接受器可以无误的恢复像素数据、像素时钟和同步控制信号。

　　1.2 Camera Link接口标准

　　Camera Link接口标准由美国国家半导体公司提出的Channel Link技术标准发展而来[3].该标准基于LVDS技术且具有开放式的接口协议，使得不同厂家能够保持产品的差异性，又能相互兼容。Camera Link标准采用5对LVDS通道（包括4对视频信号通道和1对像素时钟通道）来完成24位像素数据和4位同步控制数据的传输，驱动器将这些单端信号以7:1的比例转换为LVDS信号串行传输，提高了信号的抗噪能力和传输速度。Camera Link数字像素数据为RGB格式；视频同步信号则包括：帧有效信号FVAL,行有效信号LVAL,数据有效信号DVAL,备用信号Spare.

　　2 系统方案设计

　　本系统的功能是实现两种接口不同格式的视频信号转换，具体包括视频信号的帧频转换、分辨率转换、色度空间转换。

　　系统功能框图如图1所示。

[page]

　　由图1可知，系统主要包括DVI接口模块、FPGA模块、存储器模块及Camera Link接口模块。系统的功能流程为：

　　DVI接收器将TMDS信号转换为单端数字信号（包括24为RGB像素信号，行场同步信号，DE信号及像素时钟信号），并将其送给FPGA.经过FPGA相应的信号处理，将视频数据直接输出给Camera Link编码器完成视频接口的转换。其中，FPGA的处理任务主要包括：合理控制外部大容量存储器的读写，实现输入视频信号的帧缓存；实现视频信号的帧频改变、分辨率改变及色度空间转换。测试时，系统使用普通PC机的DVI输出接口作为视频信号源，用标准的Camera Link采集显示系统实时采集转换后的信号，以验证系统功能。

3 系统硬件设计

　　系统的硬件设计主要包括：DVI接口的扩展显示认证数据 （EDID）设计，DVI接口接收电路、Camera Link接口发送电路及FPGA配置电路等FPGA外围电路设计及大容量存储器电路设计。

　　3.1 DVI接口EDI#D设计

　　DVI标准内含视频电子标准协会（VESA）制定的EDID标准及DDC2B协议。DDC2B协议构建于I2 C总线技术，用来读取接收设备所能支持的显示格式等EDID数据。只有接收设备符合DDC2B协议，且接收设备存储有正确的EDID数据时，计算机显卡才 会向接收设备输出TMDS视频信号。

　　系统选用基于DDC2B协议的AT24C02B来存储EDID数据，AT24C02B为256字节EEPROM,可存储EDID 1.2版本或更高版本的EDID数据。EDID结构包括视频分辨率、行场同步信号的时序特征、图像颜色深度、视频宽高比、版本号及设备制造商ID 等多种数据信息。EDTD 数据信息共占128个字节，被正确配置后，使用EEPROM 烧写器将有效数据存储在AT24C02B的前半部分地址空间，便完成了DVI接口的EDID设计。

　　3.2 FPGA外围电路设计

　　FPGA外围电路包括DVI接口接收电路，FPGA 配置电路，Camera Link接口发送电路。DVI接收芯片选用TI公司的TFP401A,Camera Link发送芯片选用国家半导体公司的DS90CR285,均为专用视频编解码芯片，接口电路遵循其参考设计进行开发即可，不再赘述。

　　FPGA为基于SRAM 架构的可编程逻辑器件，其内部功能逻辑在系统掉电时会丢失，因此，其外围配置电路是FPGA正常工作的保证。系统使用外部串行配置芯片（EPCS16）存 储FPGA配置数据，以实现系统上电时的FPGA程序自动加载。FPGA 配置模式设计为主动串行（Active Serial）加JTAG方式，配置电路如图2所示。由图可知，该电路设计简单，通过JTAG接口将sof文件加载到FPGA中，可实现程序的在线调试。 程序调试成功后，通过同一个JTAG接口，可将最终的jic编程文件固化到EPCS16中。

　　3.3 存储器电路设计系统存储器电路由3片SRAM 芯片组成，可实现输入视频信号的帧缓存功能。系统输入的视频信号为XGA （1024×768@60Hz）格式，一帧图像的有效像素个数为1024×768个，而每个数字像素信号为24bits,故一帧视频信号的有效数据总量为 1024×768×24=18Mb.目前市场上，尚无任何一款SRAM、双口RAM 或FIFO芯片能单片满足存储XGA信号一帧图像数据的要求。系统使用三片1M×16bits的SRAM芯片组成存储器模块组，最多可缓存两帧XGA视频 图像。具体电路设计方法为：三片SRAM 的数据总线并行扩展为48位，地址总线和片选等控制信号全部相同，组成1M×48bits的大容量存储器，可满足系统要求。