基于ＴＭＳ３２０Ｃ６２０１的多通道信号处理平台

    摘要：在ＶＯＩＰ和ＭｏｄｅｍＰｏｏｌ等许多新的应用发展的今天，多通道处理技术越来越受到重视，它不仅表现在算法研究上，而且也表现在系统实现上。结合在Ｓｍａｒｔ Ｇａｔｅｗａｙ方面的工作，提出了一个基于ＴＭＳ３２０Ｃ６２０１的多通道信号处理平台的结构，并详细阐述了软硬件的组成。

    关键词：多通道信号处理  ＴＭＳ３２０Ｃ６２０１  处理平台

    随着因特网的发展，产生了Ｖｏｉｃｅ Ｏｖｅｒ ＩＰ、Ｆａｘ ＯｖｅｒＩＰ和Ｍｏｄｅｍ Ｐｏｏｌ等许多新的应用，它们都强调多通道的数据处理。传统意义上的多通道处理是将多路的单通道处理并行安排。现在的ＤＳＰ芯片的运算速度越来越快，以时钟为１００ＭＨｚ的ＴＭＳ３２０Ｃ５４９为例，如果用它完成Ｇ．７２９Ａ的编解码，一片可以支持５～６路。因此，假如我们采用高速ＤＳＰ芯片来充当信号处理的核心的话，一片高速芯片可以替代以前的几路，使得原有的多通道处理系统可以大大地简化，在硬件上的开销减小。

１ ＴＭＳ３２０Ｃ６２０１的结构和性能

    由美国ＴＩ公司生产的ＴＭＳ３２０Ｃ６２０１处理器[１]硬件资源丰富，主要由三大部分组成：ＣＰＵ、外围设备和存储器。

    Ｃ６２０１的地址总线为３２位，所以寻址范围达到４ＧＢ，其存储器空间可分为四部分：片内程序空间可以用作Ｃａｃｈｅ、片内数据空间、外部存储空间和内部外围设备空间。可通过对五个ＢＯＯＴＭＯＤＥ引脚的设置灵活设定各空间的地址范围。片内数据ＲＡＭ包括四个８Ｋ×１６的块，这些块交织在一起，使得ＣＰＵ可同时访问数据ＲＡＭ的两个不同块而不会发生冲突，提高了数据并行读写的能力。对于较大的程序，片内程序ＲＡＭ可当做Ｃａｃｈｅ来存储经常使用的代码，减少对片外访问次数，从而提高程序运行速度。

    与常见的芯片不同，Ｃ６２０１有八个功能单元，分为两组，每组包括一个乘法器Ｍｎ和三个算术逻辑运算单元ＤｎＳｎＬｎ。它们分别进行乘法运算、加减运算、线性和环形地址计算以及算术逻辑运算。因为输入输出端口相互独立，所以８个运算单元可实现并行处理。每组运算单元对应一条数据路径，可以用作环形地址计算。

    ＴＭＳ３２０Ｃ６２０１的外围设备包括ＤＭＡ控制器、主机接口ＨＰＩ、中断选择等。ＤＭＡ控制器允许数据传输在ＣＰＵ操作的后台进行，因此Ｃ６２０１可与外部的低速设备接口而不降低ＣＰＵ的吞吐量。Ｃ６２０１的ＤＭＡ控制器有四个独立的可编程通道，可以进行四个不同的ＤＭＡ操作，每个通道可根据需要传输８位、１６位或３２位的数据。此外，还有一个辅助通道用于响应ＨＰＩ的服务请求。主机接口使得主机设备能够直接地访问ＣＰＵ的存储空间。ＴＭＳ３２０Ｃ６２０１可通过引脚ＢＯＯＴＭＯＤＥ４０设置多种ＢＯＯＴ方式，例如直接执行方式，或从外部ＥＰＲＯＭ、主机等设备装载程序。Ｃ６２０１允许１４个中断，包括Ｒｅｓｅｔ、不可屏蔽中断、串行口中断、定时器中断和外部中断。ＣＰＵ通过监测ＩＡＣＫ引脚判断中断请求，引脚ＩＮＵＭ０～ＩＮＵＭ３标识应该服务的中断矢量位置。

    ＴＭＳ３２０Ｃ６ｘｘ的两个多通道带缓存的串行口，与ＴＩ公司生产的其他ＤＳＰ Ｃ２ｘＣ２ｘｘＣ５ｘＣ５４ｘ相同，具有支持全双工通信，双缓存数据寄存器结构支持连续数据发送，收发时钟独立等特点。除此之外，它还有支持多种数据格式８ｂｉｔ、１２ｂｉｔ、１６ｂｉｔ、２０ｂｉｔ、２４ｂｉｔ、３２ｂｉｔ的传输，Ａ律和μ律压扩，时钟或帧同步的编程设置和极性控制，接口方便等优点。Ｃ６２ｘｘ有两个３２位的定时器，主要用于时钟中断、ＤＭＡ控制器同步、事件计数等，它可由外部或内部提供时钟。

２ 平台的硬件构成

    由于ＴＭＳ３２０Ｃ６２０１具备很强的运算能力，因而我们可以以它作为运算核心建立一个基于ＰＣＩ总线的多通道信号处理的平台，其硬件结构如图１所示。它包括输入／输出接口、并行的Ｃ６２０１芯片组、ＳＤＲＡＭ、ＰＣＩ总线控制和主机等五部分，每一片Ｃ６２０１可看作一个多通道处理子系统。输入／输出接口负责多路数据的Ａ／Ｄ和Ｄ／Ａ，并且有一定的复用和解复用能力；Ｃ６２０１用于信号处理和数据的接收／发送（至输入／输出接口）；ＳＤＲＡＭ存放接收／输出的数据和通道上下文相关数据；ＰＣＩ总线控制主机与Ｃ６２０１芯片组的通信；主机负责获取处理后的数据以及发送其本身采集的数据。

    当处理程序目标代码小时，可选用Ｂｏｏｔ方式将程序全部装入片内；而当代码太长时，可选用ｃａｃｈｅ模式，将片内程序空间设为ｃａｃｈｅ，程序放在片外的ＳＤＲＡＭ或其它外设中。运行时程序根据ＣＰＵ需要部分装入。在使用ｃａｃｈｅ工作方式时，ＣＰＵ的工作效率约为９０％。

    输入的数据先经解复用，然后分别发给Ｃ６２０１。Ｃ６２０１通过ＤＭＡ通道自动接收数据，并且将数据存放在ＳＤＲＡＭ中。在接收的同时ＤＭＡ也将数据输出到输入／输出接口。当一帧数据接收完毕，外部缓存ＤＭＡ产生一个中断信号，通知Ｃ６２０１、Ｃ６２０１在接收到中断信号后，更新其设置，即切换输入数据的目标地址和输出数据的源地址。与此同时，Ｃ６２０１也启动信号处理模块，对接收的数据通道逐个地进行处理。当然，在处理前需将该通道上下文相关数据从片外ＳＤＲＡＭ搬移进片内，处理完后再将其搬移出去。在处理当前通道时，ＤＭＡ还将同时将下一通道的上下文相关数据搬移进来。如此循环，直至所有通道都处理完毕。

    ＳＤＲＡＭ存放接收和发送数据至少需要分配两个段，一个段用于当前外部缓存ＤＭＡ使用，一个段用于内部搬移ＤＭＡ使用。

    主机通过ＰＣＩ总线对Ｃ６２０１芯片组的ＨＰＩ进行访问，其访问方式设为ＤＭＡ方式。之所以采用ＰＣＩ总线是为了保证高速的数据传输。作为ＰＣＩ总线和ＨＰＩ桥梁的总线控制器可以有很多选择，以Ｓ５９３３为例，由于Ｓ５９３３与串行ＥＥＰＲＯＭ可无缝连接，所以其初始化可在上电时由ＥＥＰＲＯＭ自动载入。它有五个基址寄存器，它们可分别服务于ＰＣＩ控制器的寄存器、ＪＴＡＧ测试总线控制器、平台的控制和状态寄存器以及Ｃ６２０１的ＨＰＩ。ＰＣＩ总线上的数据可通过Ｓ５９３３的ｍａｉｌｂｏｘ寄存器、ＦＩＦＯ或直通数据通道等多种方式灵活地与平台实现数据的交换，为基于主机的调试提供了良好的硬件基础。

    通过对整个系统的工作原理的描述中可以看出，在信号处理算法的运算速度得到保证后，整个系统的瓶颈将是Ｃ６２０１的ＤＭＡ资源。在硬件开销允许的情况下，使用快速的外设会提高系统的性能。

３ 平台的软件设计

    根据上面介绍的硬件结构，可以根据不同的需要设计相应的系统软件，以下仅介绍一种可靠性较高的软件结构。

    鉴于ＴＭＳ３２０Ｃ６２０１的高速运算能力，所以在每块芯片内部均采用线性结构，依照某种顺序依次处理各通道的信号。芯片内部的数据ＲＡＭ分割出两块空间当作处理信号缓存，即用作ｐｉｎｇ－ｐｏｎｇ缓存，一块用作当前处理，一块用于后台数据搬移。处理后的数据可视占用ＲＡＭ的大小，适当地安排在片内或片外，便于ＨＰＩ访问。

    整个软件采用中断同步式控制，利用输入信号所产生的中断来触发信号处理模块的运行，中断信号可以是一帧信号的结束（或开始）。其结构如图２，系统在进行完初始化后，立即进入同步信号等待。当检测到中断信号后，表明一帧信号接收的结束，首先关闭中断，随后进行外部存储的ＤＭＡ通道设置的更新，切换输入信号的缓存。然后，检测控制内部数据搬进的ＤＭＡ状态，如果搬移完成，更新ＤＭＡ设置，即切换处理信号的ｐｉｎｇ－ｐｏｎｇ缓存，通知存储器接口控制单元开始搬移下一路信号的数据。如果当前处理的是最后一个通道，则内部数据搬进ＤＭＡ设置为下一帧第一通道。接着进行信号处理模块，在当前通道信号处理完成后，首先设置内部数据搬出ＤＭＡ，将当前通道的上下文相关数据搬移到外部存储器中保存，然后再检测是否所有通道处理结束。若没有，则跳回内部数据ＤＭＡ状态检测；若结束，则进行系统状态的更新。系统状态更新完成后，打开中断，进入中断信号等待。

    这样的结构看来不够灵活，而且仅用到了一个中断资源，似乎是大材小用了，为什么不增加ＤＳＰ对外界的响应且一直打开中断呢？实际上这是有一定道理的。之所以将ＨＰＩ的访问方式设置为ＤＭＡ方式，而只使用一个外部中断。完全是为了让ＤＳＰ将主要时间花在信号处理上，且尽可能地减少ＤＳＰ被频繁的数据输入输出打断。其原因有四点：第一，为加快信号处理算法的速度，尽可能地对循环进行流水线规划，ＣＰＵ运行至下次时，由于跳转指令的频繁出现，根本无法相应中断；当循环次数较大时，无法保证中断的及时响应。第二，如果将循环改为可中断式的，势必造成寄存器资源使用过大，代码的效率也将大幅度下降。第三，汇编语言编写的程序大多都在不同程度对ＣＰＵ的流水线时序有要求，即寄存器对流水线时序敏感。若任意时间均要响应中断的话，必将造成软件产生不可预测的错误，出现混乱。第四，由于汇编语言编写的程序代码效率一般比优化后的Ｃ语言高５０％，所以为提高运算速度，核心算法都用汇编语言编写，一些寄存器的值都与Ｃ语言模块中的不同[２]，如Ｂ１４（ＤＰ）、Ａ１５（ＦＰ）；而高层调用和中断服务程序一般都用Ｃ语言编写，如果在任意时刻响应中断，很容易造成Ｃ语言中断服务程序的变量无法正确访问，出现致命错误。综上所述，中断同步式结构稳健性更强。

    在多通道处理中还应注意一个问题，即全局指针的重定向３。因为高层调用用Ｃ编写，以及通道数不确定等因素，一般情况下，很难保证同一通道的上下文相关数据每次均被放在同样的内存位置上，因而上一帧时保存的全局指针变量的数值对当前帧不一定适用，所以对全局指针的重定向是必要的。

    以上分析了Ｃ６２０１芯片组的工作方式，而主机与它们的通信是通过ＨＰＩ对Ｃ６２０１存储器访问来完成的。在Ｃ６２０１片内ＲＡＭ开出一段数据空间作为系统信息区，当Ｃ６２０１完成了一次多通道处理后，便在系统信息区中设置帧处理结束标志，并将处理后数据的存放地址和主机下载数据的存放地址写入系统信息区的相应位置。主机通过对各个Ｃ６２０１系统信息区的访问了解其工作状况，当发现某一块ＤＳＰ一帧处理完成后，立即清除帧处理结束标志，并从系统信息区中给出的处理后数据的存放地址读取数据到硬盘（或其他设备）进行存储（或处理），而且将待处理的数据搬移至主机下载数据的存放地址，以便Ｃ６２０１下一帧处理使用。当然，主机除了数据搬移和控制功能外，还可根据实际的运算能力和工作负荷，再增添一些功能。

４ 展望

    Ｒａｄｙｓｉｓ、Ｂｌｕｅｗａｖｅ等公司基于Ｃ６０００系列的多通道处理设备采用了与上述平台相似的结构。以ＶＯＩＰ的网关为例，本地电话的语音信号先传送到交换局，局内的复用设备（对应平台的输入／输出接口）根据Ｃ６２０１的处理能力分配相应的话路。Ｃ６２０１对原始语音信号进行压缩，压缩后的数据通过主机读取到网络处理区，交给网络处理设备进行打包处理，最后以ＩＰ方式传送到目的端。另一方面，网络处理设备拆包后的压缩码流通过主机传送到Ｃ６２０１控制的局部存储区中，经解压后由ＤＭＡ发送至复用设备，最终由交换局送至本地电话。