台积电、三星再度杠上为哪桩？缘起一个全新的 6nm 技术

就在昨日，台积电和三星电子（Samsung Electronics）又隔空火拼了起来。

三星宣布已完成 5nm FinFET 技术的开发，并宣称有能力为客户提供样品，更透露第一个 6nm 客户已进入流片。此举激得台积电也在傍晚公开全新 6nm (N6) 技术一事，宣布在 2020 年首季试产，这是台积电首次对外公开 6nm 的信息。

4 月 16 日，三星宣布的一连串技术进展，信息量庞大：

首先，三星宣布其基于 EUV 光刻技术的 5nm FinFET 工艺技术完成开发，且距离 2018 年 10 月在 7nm 工艺中导入 EUV 技术，仅相隔六个月，其 5nm 相比 7nm 减少 25％的面积，以及提升 10％性能，并带来 20％的功耗降低。

三星也首度透露，其 5nm 芯片是采用 Smart Diffusion Break (SDB) 晶体管设计架构。

三星强调，即将来临的 5G、人工智能、Connected＆Automotive、机器人等技术，是第四次工业革命的催化剂，而为了降低成本，半导体 5nm 工艺技术的发展成果至关重要。

三星进一步表示，会将 7nm 的知识产权（IP）也用在 5nm 上，让 7nm 客户在过渡到 5nm 的过程中，不但可以降低成本，预先进行生态系统的验证和设计，进而缩短 5nm 工艺产品的开发时间。

除了 5nm 的进度，三星也宣布第一个 6nm 客户进入流片，也是基于 EUV 技术的开发。

这一连串的技术信息量释出，似乎”激怒“了台积电，也在同日傍晚第一次对外宣布 6nm 技术的问世。

台积电表示，正式宣布推出 6nm(N6) 工艺技术，以大幅强化目前已经领先业界的 7nm (N7) 技术，协助客户在效能与成本之间取得高度竞争优势，同时 N7 技术设计的直接移转，达到加速产品上市目标。

台积电表示，6nm(N6) 技术的逻辑密度较 7nm (N7) 增加 18%，且设计法则与 7nm 技术完全相容，优势是使得 7nm 完备的设计生态系统能够被再使用，等于是提供 6nm 客户一个具备快速设计周期，且只需使用非常有限的工程资源，就可以无缝升级的路径。

台积电预计 6nm 将于 2020 年第一季进入试产，延续 7nm 家族在功耗及效能上的全球领先地位，产品应用包括高阶到中阶行动产品、消费性应用、人工智慧、网通、5G 基础架构、绘图处理器和高效能运算。

以前台积电的传统都是”先做再说“，没做成的事就不会说，但遇到三星这个总是”先说再做“不按牌理出牌的强大竞争对手，逼得要在技术宣传上懂得”耍花招“。

为什么说是”耍花招“？因为三星进入 28nm 工艺节点后，把很多微缩技术的工艺节点，都取一个全新的命名，很早就喊出 10nm、8nm、7nm、6nm、5nm、3nm 等技术，带动这种在技术宣传上花招百出的行销宣传手法，逼着很多半导体大厂跟进。

另一方面，也是摩尔定律的瓶颈越来越近，要转进一个全新的技术节点难度越来越高，需要的时间越来越长，因此，这中间的酝酿期，不如就把一些微缩技术节点”包装“成一个崭新的技术，一方面可以达到行销宣传的效果，另一方面，也是说服客户买单的手法。

台积电、三星一路从 10nm 打到 7nm，但最后台积电的 7nm 已经量产，且拿下全球众多大客户，但三星自己的处理器都没使用自家 7nm，短期内三星 7nm 要超前台积电已是不可能，因此，三星现在把宣传战延续至 6nm、5nm 的策略，很有其一贯风格，只是把台积电也逼得公开新技术的计划，再度引发浓浓火药味。