抢先台积电，三星3nm GAA工艺成功流片

目前全球已量产的最先进半导体工艺是5nm，台积电此前表示，2022年下半年将量产3nm工艺，不过在3nm节点台积电依然选择FinFET晶体管技术，而三星则选择了GAA（Gate-all-around）技术。近日，三星对宣布其基于GAA技术的3nm制程成已成功流片（Tape Out）。
据外媒报导，三星3nm制程流片进度是与新思科技（Synopsys）合作，加速为GAA 架构的生产流程提供高度优化参考方法。因为三星基于GAA技术的3nm制程不同于台积电FinFET架构的3nm制程，所以三星需要新的设计和认证工具，故而采用了新思科技的Fusion Design Platform。
针对三星3nm GAA制程技术的物理设计套件（PDK）已在2019 年5 月发表，并2020 年通过制程技术认证。预计此流程使三星3nm GAA 结构制程技术可用于高性能计算（HPC）、5G、移动和高端人工智能（AI）应用芯片生产。
三星代工设计技术团队副总裁Sangyun Kim 表示，三星代工技术是推动下一阶段产业创新的核心。三星将藉由不断发展技术制程，满足专业和广泛市场增长的需求。三星电子最新且先进的3nm GAA 制程技术，受惠于与新思科技合作，Fusion Design Platform 加速准备，有效达成3nm制程技术承诺，证明关键联盟的重要性和优点。
新思科技数位设计部总经理Shankar Krishnamoorthy 也表示，GAA 晶体管结构象征着制程技术进步的关键转换点，对保持下一波超大规模创新所需的策略至关重要。新思科技与三星战略合作支持提供一流技术和解决方案，确保发展趋势延续，以及为半导体产业提供机会。

传统的平面晶体管（Planar FET）通过降低电压来节省功耗，然而，平面晶体管的短沟道效应限制了电压的继续降低，而FinFET（鳍式场效应晶体管）的出现使得电压得以再次降低，但随着工艺的继续推进，FinFET已经不足以满足需求。于是，GAA（Gate-all-around，环绕栅极）技术应运而生。
如下图，典型的GAA形式――GAAFET是（Gate-all-around FETs）采用的是纳米线沟道设计，沟道整个外轮廓都被栅极完全包裹，代表栅极对沟道的控制性更好。相比之下，传统的FinFET 沟道仅3 面被栅极包围。GAAFET 架构的晶体管提供比FinFET 更好的静电特性，可满足某些栅极宽度的需求。这主要表现在同等尺寸结构下，GAA 的沟道控制能力强化，尺寸可以进一步微缩。

不过，三星认为采用纳米线沟道设计不仅复杂，且付出的成本可能也大于收益。因此，三星设计了一种全新的GAA形式――MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），采用多层堆叠的纳米片来替代GAAFET中的纳米线。这种纳米片设计已被研究机构IMEC当作FinFET 架构后续产品进行大量研究，并由IBM 与三星和格罗方德合作发展。

三星表示，MBCFET可以在保留所有GAAFET优点的情况下，最小化复杂度。同时，MBCFET的设计可以兼容之前的FinFET技术，可以直接将为FinFET的设计迁移到MBCFET上，在不提升面积的情况下，提升性能。
此外，在制造环节，此技术也具高度可制造性，因为其利用约90% FinFET 制造技术与设备，只需少量修改的光罩即可。
三星称，MBCFET出色的栅极可控性，比三星原本FinFET 技术高出了31%，且纳米片通道宽度可直接图像化改变，设计更有灵活性。
三星的3nm GAA（MBCFET）工艺分为3GAAE / GAAP (3nm Gate- AlI-Around Early/Plus)两个阶段。按照三星的说法，与5nm工艺相比，3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低了50%，性能提高了约30%。
随着此次三星3nm GAA制程的成功流片，则意味着距离三星3nm GAA工艺的量产又近了一步。根据三星此前的预计，可能会在2022年量产。
对于台积电来说，其在3nm制程上依然采用了FinFET技术，等到2nm节点才会采用GAA技术，路线应该是纳米线沟道设计的GAAFET架构。目前台积电正在进行先进材料和晶体管结构的预研。
另外，台积电还加强先导性研发工作，重点放在2nm以外节点，以及3D晶体管、新记忆体、low-R interconnect 等领域，有望为许多技术平台奠定生产基础。台积电还在扩大Fab 12 的研发能力，目前Fab 12 正在研究开发N3、N2 甚至更高阶制程节点。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』