在本月初于日本东京举办的VLSI Symposium（超大规模
集成电路研讨会）期间，
台积电展示了自己设计的一颗小
芯片（chiplet）。基本参数上，该芯片采用7nm工艺，4.4x6.2mm（27.28 mm2），CoWos（晶圆基底封装），双芯片结构，其一内建4个Cortex A72核心，另一内建6MiB三缓。
该芯片采用了一种双芯片设计，这种技术可以通过添加额外的PHY来进行扩展，芯片不同单元间以及不同芯片之间可以形成互联。每个小芯片具有15个金属层，模具本身仅为4.4毫米×6.2毫米（27.28mm2）。
台积电采用了四个
arm Cortex-A72
内核，针对turbo频率大于4GHz电压操作，配备了高性能单元（7.5T，3p+3n）并定制设计1级高速缓存单元，这一
模块有两个L2缓存块，每个1MiB，这些是使用它们的高电流位单元实现的，并以半速运行。此外，还有一个大型的6MiB L3缓存，使用高密度位单元实现，并以四分之一速度运行。
This的标称最高主频为4GHz，实测最高居然达到了4.2GHz（1.375V）。同时，台积电还开发了称之为LIPINCON互连技术，
信号数据速率8 GT/s。
遗憾的是，台积电称，“This”是为高性能计算平台设计，这也解释其主频为何如此惊人。
